專利名稱：導電凸塊測試裝置與測試方法
技術領域：
本發明是有關于晶圓層次(wafer level)的凸塊(bumps)測試相關技術，且特別是有關于一種用于測試半導體構件上導電凸塊(conductive bump)的測試裝置與測試方法。
背景技術：
電子產品的覆晶(flip-chip)封裝是將電子構件的主動面朝下而直接電性連結于一基板，例如陶瓷基板、電路板或采用導電凸塊接墊載具(carrier)的基板。覆晶技術已迅速地取代采用焊線(wire)連結晶片朝上主動面內接墊的傳統打線接合技術。
覆晶封裝技術通常通過放置焊錫凸塊(solder bumps)于硅晶圓上的制程所達成。焊錫凸塊覆晶制程通常包括四道連續制程步驟，包括(1)準備用于形成焊錫凸塊的晶圓；(2)形成并設置焊錫凸塊于上述晶圓上；(3)將晶圓上形成有焊錫凸塊的晶片貼附于一基板、一電路板或一載具(carrier)上；(4)通過一封底膠(underfill)形成其間的粘附并結束封裝。
覆晶封裝所使用的凸塊具有數種功能。當凸塊上粘著有晶片時，凸塊提供了晶片至基板的導電途徑(conductive path)。此外，凸塊亦提供了一熱傳導路徑，以將來自晶片的熱能傳導至基板處。上述凸塊亦有助于晶片與基板的粘著。
當今形成凸塊的方法包括蒸鍍(evaporation)、電鍍(electroplating)、無電電鍍(electroless plating)、濺鍍(sputtering)以及印刷法(stencil printing)。然而，形成于半導體構件上凸塊品質為于覆晶封裝后影響半導體晶片可靠度主要因素之一。不良的凸塊品質可能造成半導體晶片無法通過后續測試，特別是可靠度(reliability)測試。
然而，目前形成于半導體構件上凸塊僅可于半導體構件的覆晶封裝完成后得到測試。
圖1與圖2圖示了現有用于判定凸塊(bump)品質的菊花圈連線(daisy chain)測試法。請參照圖1，如此的菊花圈連線測試法首先于一半導體基板(未圖示)的一測試晶片(test die)10上通過前述任何的凸塊形成方法以形成包括多個凸塊12的一凸塊陣列(bumparray)。每兩個凸塊12則通過形成于測試晶片10表面上的一片段(segment)14連結，以形成一凸塊組(bump section)16。片段14具有導電性，因此可于測試晶片10上形成多個互為電性隔離的凸塊組16。接著，為了繞線(line routing)目的，于測試晶片10上可形成片段18以適當地連結兩特定的凸塊組16，其亦具有導電性。片段14、片段18例如為形成于測試晶片10表面的一短金屬片、一金屬導線(metal trace/conductive line)、或一焊墊(bondingpad)，其材料例如為鋁或鋁合金的導電材料。
如圖2所示，接著將圖1中具有多個凸塊組16的測試晶片10組裝至測試基板20上，測試基板20上則形成有多個片段22與錫球24。片段22與錫球24皆具有導電性。于測試晶片10上，各凸塊組16是對應地設置于鄰近兩片段22的一位置，因此于測試晶片10完成封裝后可形成單一導電途徑(未圖示)。接著通過如預燒腳座(burn-in socket)的測試裝置，針對測試基板20與凸塊12進行如阻抗測試(impedance test)的測試，以便檢驗凸塊12以及形成此些凸塊12的凸塊制程。然而，如此的現有菊花圈連線檢測法需要花費許多人工且較為耗時。再者，上述菊花圈連線檢測法僅用于評估一凸塊制程與其制程參數時使用，并不適用于當今集成電路工業的產品晶片(product dies)測試與評估。
如此，便需要一種可即時檢測導電凸塊的裝置。于US2003/0141883號美國專利申請案中，Mitchell等人揭露了一種探針卡(probe card)的測試裝置，其包括一對平行且肩并肩排列(side by side)的探針，以便于采用Kelvin技術時接觸單一導電凸塊或接觸點時，改善污染層的絕緣阻抗電壓下降(IR voltagedrops)。
發明內容
有鑒于此，本發明的主要目的就是提供一種測試裝置，通過測試其與形成于半導體構件上的多個導電凸塊所形成的單一導電途徑，可即時掌握形成此些導電凸塊的凸塊制程品質以及所形成的導電凸塊的電性表現。
為達上述目的，本發明提供了一種導電凸塊測試裝置，適用于測試多個導電凸塊，包括一支撐基板；以及分別設置于該支撐基板內的一第一探針、一第二探針以及多個雙探針組，其中各個雙探針組包括電性連結的兩第三探針。
本發明所述的導電凸塊測試裝置，該支撐基板包括陶瓷材料、環氧樹脂、樹脂、聚酰亞胺、FR4玻璃纖維或聚合物。
本發明所述的導電凸塊測試裝置，該第一探針與該第二探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金等的材質的探針。
本發明所述的導電凸塊測試裝置，該雙探針組包括為一導電片段所連結的兩第三探針。
本發明所述的導電凸塊測試裝置，該第三探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金等的材質的探針。
本發明所述的導電凸塊測試裝置，該導電片段為一金屬片或一焊墊。
本發明所述的導電凸塊測試裝置，更包括一接觸孔，位于至少一雙探針組內的該導電片段上。
本發明所述的導電凸塊測試裝置，更包括一檢測器，分別耦接于該第一探針與該第二探針的一突出部，以測試該些導電凸塊，其中該第一探針與該第二探針的該些突出部分別突出于該支撐基板的一上表面。
除此之外，本發明的另一目的在于提供一種導電凸塊測試方法，包括下列步驟提供一基板，該基板上的一區內形成有多個凸塊，其中每兩凸塊間是為電性連結，以于該基板上形成多個凸決組；提供一測試板，該測試板上具有一第一探針、一第二探針以及多個雙探針組，其中各雙探針組是位于面對兩凸塊組的一對應位置；將該測試板接觸該基板，以連結該些凸塊組與該第一探針、該第二探針以及該些雙探針組，以形成一單一導電途徑；以及耦接具有電源供應器的一檢測器至該第一探針與該第二探針，提供該單一導電途徑一電壓，以測試該些凸塊。
本發明所述的導電凸塊測試方法，該測試板包括陶瓷材料、環氧樹脂、樹脂、聚酰亞胺、FR4玻璃纖維或聚合物。
本發明所述的導電凸塊測試方法，該雙探針組包括為一導電片段所連結的兩第三探針。
本發明所述的導電凸塊測試方法，該第一探針、該第二探針該些第三探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金等的材質的探針。
本發明所述的導電凸塊測試方法，每兩凸塊是為一金屬片或一焊墊電性連結，進而形成該凸塊組。
本發明所述的導電凸塊測試方法，該區為一周邊區或一主動區。
本發明所述的導電凸塊測試方法，該單一導電途徑的測試用以判定一凸塊制程是否合格。
本發明所述的導電凸塊測試方法，該單一導電途徑的測試用以判定一阻抗測試是否合格。
本發明所述的導電凸塊測試裝置與測試方法，可于凸塊形成后立即應用，以便即時檢驗所形成的凸塊品質以及所應用的凸塊制程。
圖1與圖2為示意圖，用以說明現有技術中導電凸塊的測試方法；圖3至圖6為一系列示意圖，用以說明依據本發明一實施例的導電凸塊的測試裝置，其中圖4A至圖4C示出了該測試裝置的可能俯視情形；圖7為一流程圖，用以說明依據本發明的一實施例的導電凸塊的測試方法。
具體實施例方式
為了讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖示，作詳細說明如下本發明的實施例將圖3至圖7作一詳細敘述如下。圖3至圖6為一系列示意圖，用以說明依據本發明一實施例的導電凸塊測試裝置，而圖7為一流程圖，用以說明依據本發明的一實施例的導電凸塊測試方法。
請參照圖3，圖示了測試導電凸塊的裝置100。在此，裝置100包括一支撐基板(support substrate)102，其內形成有多個測試探針。支撐基板102包括如陶瓷材料、環氧樹脂、樹脂、聚酰亞胺(polyimide)、FR4玻璃纖維或聚合物的絕緣材料。測試探針則包括一第一探針106、一第二探針108以及一或多個雙探針組(dual-probe set)120，此些測試探針是依照一既定方式排列設置，以于測試凸塊時形成單一導電途徑。
第一探針106與第二探針108是突出于支撐基板102的上表面并分別露出其突出部112與114。設置于支撐基板102內的雙探針組120則分別包括為形成于支撐基板102內的第一導電片段118所連結的兩第三探針110。第一導電片段118可為一短金屬片，而于數個或所有雙探針組120上可更設置有接觸孔122，以分別露出第一導電片段118的一部分，以便于凸決陣列內檢測故障或無效凸塊時作為額外的測試點之用。
圖4A至圖4C則顯示了依據本實施例中裝置100的可能俯視情形。如圖4A所示，第一探針106與第二探針108大體設置于支撐基板102的最遠兩端，但并非以此情形加以限定本發明，在此僅繪示出其突出于支撐基板的突出部112與114而表示。而一或多個雙探針組120(未圖示)是設置于支撐基板102內并分別露出其內的接觸孔122。圖4B與圖4C則顯示了于支撐基板102內的探針的其他可能設置情形。于圖4B中，第一探針以及第二探針是大體對角地設置于支撐基板102內。另外，如圖4C所示，第一探針與第二探針之一亦可大體設置于支撐基板102的中心處。
請參照圖5，顯示了裝置100與位于一半導體基底200上的一對應測試區150的剖面情形。在此，裝置100的第一探針106與第二探針108是以設置于支撐基板102的最遠兩端的情形顯示，而于其間則設置有多個雙探針組120。然而，如圖5所示的探針排列情形并非用以限制本發明，本領域技術人員可依據所對應凸塊排列而適度修改圖5所示的探針設置情形。
如圖5所示，凸塊202是形成于覆蓋于半導體基底200上的一絕緣層204表面。為了施行凸塊測試的目的，裝置100是擺設于一測試區150上，測試區150內具有由多個凸塊202所形成的一凸塊陣列。測試區150可為形成于一半導體基底200上通過如切割道(scribe line)的一無效區(dummy region)210所定義出的一產品晶片(product die)的周邊區(periphery region)或為一測試晶片(test die)。凸塊202可通過如蒸鍍、電鍍、無電電鍍、濺鍍或印刷法等方式形成。于圖5中，每兩個凸塊202分別為形成于絕緣層204內的一第二導電片段206所電性連結，因此于測試區150內形成多個凸塊組(bump section)208。此些凸塊組208是電性獨立且分別為絕緣層204所隔離。在此，第二導電片段206可為一短金屬片或一導電焊墊，其材質例如為鋁或鋁合金的導電材料。上述探針106、108以及110例如為鎢-錸(W-Re)合金、鎢、鋨(osmium)、鈀(palladium)、鈹-銅(Be-Cu)合金等材質的探針或Paliney探針，例如是Paliney-6探針(材質為Pd-Pt-Ag-Cu合金)或Paliney-7探針(材質為Pd-Pt-Au-Ag-Cu-Zn合金)。
圖6為一剖面圖，部分顯示了依據本發明的一較佳實施例中，于測試凸塊時裝置100與測試區150的相對情形。于測試凸塊時，通過如機械手臂的一握把或CNC自動控制方式(皆未圖示)將裝置100朝向半導體基底200移動，使得所有探針同時接觸于測試區150內所有凸塊，如此形成一單一導電途徑(single conductivepath)，其中雙探針組120內的各探針接觸兩鄰近凸塊組208其中凸塊之一，而第一探針106與第二探針108則通常分別接觸最遠兩端的兩凸塊。接著提供將含有電源供應器(未圖示)的檢測器(detector)300，并將之耦接于高于支撐基板102的突出部112與114，以便提供一既定電壓至上述導電途徑。如此，便可于凸塊形成后立即施行如阻抗測試(impedance test)、缺陷部位分析(defectsite diagnosis)、缺陷分布分析(defect distribution analysis)以及評估導電凸塊202的類似測試等晶圓層次(wafer level)測試。
倘若上述導電途徑可達到符合特定晶圓層次測試的規范值并得到可接受的測試結果時，便可確保所形成的凸塊以及形成此些凸塊的制程的品質。倘若上述導電途徑無法達成符合該項晶圓層次測試的規范值的一可接受的測試結果時，將暫停形成此些凸塊的凸塊制程，并透過檢測器300以電性接觸于第一探針106、第二探針108其中之一以及為接觸孔122露出的雙探針阻120之一，以便檢測形成于產品晶片或測試晶片上的凸塊問題，并借此找出故障或無效的凸塊，以便進行缺陷分析或缺陷分布分析。
圖7為一流程圖，用以說明依據本發明一實施例的導電凸塊的測試方法。于步驟S1中，首先提供其上形成有多個凸塊的一基板，例如一半導體晶圓或一半導體晶片。所形成的凸塊可能依照特定陣列方式排列，且每兩凸塊之間是通過一導電片段相連結而形成一凸塊組。于步驟S2中，接著提供一測試板(test plate)，例如為圖5所示的裝置100。測試板包括一第一探針、一第二探針以及至少一雙探針組。此些探針分別設置于對應于兩凸塊組的一位置。于步驟S3中，將測試板上的所有探針同時接觸基板上的所有凸塊。如此，以便形成單一導電途徑。于步驟S4中，接著耦接具有電源供應器的一檢測器于第一探針與第二探針，并提供此單一導電途徑一既定電壓以便測試此些凸塊。于步驟S5中，接著判定所得到測試結果，例如為一阻抗量測值，是否符合測試規范。如果測試結果符合測試規范，于一半導體基底的產品晶片或測試晶片上形成此些凸塊的凸塊制程便通過上述晶圓層次的測試。如步驟S6所示，便可接著繼續后續的凸塊制程或后續覆晶封裝。如果測試結果不符合測試規范，上述基板便可能包含有故障凸塊或者形成此些凸決的凸塊制程可能有問題。如步驟S7所示，接著可應用本發明的凸塊檢測方法，通過采用形成于各雙探針組上的接觸孔作為一測試點，并采用第一探針或第二探針作為另一個測試點，借以檢測的其他凸塊直到找出故障凸塊的區域。
本發明的裝置包括形成于一絕緣基板內的兩單一探針以及一或多個雙探針組，其異于美國專利申請公開案第2003/0141833號內所揭露于采用Kelvin技術時用于接觸單一導電凸塊或接觸點，以達到改善污染層的絕緣組抗電壓流失(IR voltage drops)的目的的包括一對平行且肩并肩(side by side)排列探針的探針卡(probecard)測試裝置。
于本發明中的探針是對應地設置于形成于半導體基板內凸塊的互補位置，并可透過兩者間所形成的單一導電途徑而達成多個凸塊的檢測。如此的單一導電途徑可應用于任何晶圓層次的測試，其得到的測試結果便可顯示出所形成凸塊的表現。
本發明提供了一種用于測試導電凸塊的測試裝置以及相關的測試方法。本發明的測試裝置與測試方法可于凸塊形成后立即應用，以便即時檢驗所形成的凸塊品質以及所應用的凸塊制程。
雖然本發明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下10測試晶片12凸塊14、18、22片段16凸塊組20測試基板24錫球100裝置
102支撐基板106第一探針108第二探針110第三探針112第一探針的突出部114第二探針的突出部118第一導電片段120雙探針組122接觸孔150測試區200半導體基底202凸塊204絕緣層206第二導電片段208凸塊組210無效區300檢測器
權利要求
1.一種導電凸塊測試裝置，適用于檢測多個導電凸塊，其特征在于，所述導電凸塊測試裝置包括一支撐基板；以及一第一探針、一第二探針以及多個雙探針組分別設置于該支撐基板內，其中各雙探針組包括兩電性連結的第三探針。
2.根據權利要求1所述的導電凸塊測試裝置，其特征在于，該支撐基板包括陶瓷材料、環氧樹脂、樹脂、聚酰亞胺、FR4玻璃纖維或聚合物。
3.根據權利要求1所述的導電凸塊測試裝置，其特征在于，該第一探針與該第二探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金的材質的探針。
4.根據權利要求1所述的導電凸塊測試裝置，其特征在于，該雙探針組包括為一導電片段所連結的兩第三探針。
5.根據權利要求4所述的導電凸塊測試裝置，其特征在于，該第三探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金的材質的探針。
6.根據權利要求4所述的導電凸塊測試裝置，其特征在于，該導電片段為一金屬片或一焊墊。
7.根據權利要求1所述的導電凸塊測試裝置，其特征在于，更包括一接觸孔，位于至少一雙探針組內的該導電片段上。
8.根據權利要求1所述的導電凸塊測試裝置，其特征在于，更包括一檢測器，分別耦接于該第一探針與該第二探針的一突出部，以測試該導電凸塊，其中該第一探針與該第二探針的該突出部分別突出于該支撐基板的一上表面。
9.一種導電凸塊測試方法，其特征在于，所述導電凸塊測試方法包括下列步驟提供一基板，該基板上的一區內形成有多個凸塊，其中每兩凸塊間是形成有電性連結，以于該基板上形成多個凸塊組；提供一測試板，該測試板上具有一第一探針、一第二探針以及多個雙探針組，其中各雙探針組是位于對應兩凸塊組的一位置；將該測試板接觸該基板，以連結該凸塊組與該第一探針、該第二探針以及該雙探針組，以形成一單一導電途徑；以及耦接具有電源供應器的一檢測器至該第一探針與該第二探針，提供該單一導電途徑一電壓以測試該凸塊。
10.根據權利要求9所述的導電凸塊測試方法，其特征在于，該測試板包括陶瓷材料、環氧樹脂、樹脂、聚酰亞胺、FR4玻璃纖維或聚合物。
11.根據權利要求9所述的導電凸塊測試方法，其特征在于，該雙探針組包括為一導電片段所連結的兩第三探針。
12.根據權利要求11所述的導電凸塊測試方法，其特征在于，該第一探針、該第二探針該第三探針包括鎢-錸合金、鎢、鋨、鈀、鈹-銅合金、鈀-鉑-銀-銅合金或鈀-鉑-銀-金-銅-鋅合金的材質的探針。
13.根據權利要求9所述的導電凸塊測試方法，其特征在于，每兩凸塊是為一金屬片或一焊墊電性連結，進而形成該凸塊組。
14.根據權利要求9所述的導電凸塊測試方法，其特征在于，該區為一周邊區或一主動區。
15.根據權利要求9所述的導電凸塊測試方法，其特征在于，該單一導電途徑的測試用以判定一凸塊制程是否合格。
16.根據權利要求9所述的導電凸塊測試方法，其特征在于，該單一導電途徑的測試用以判定一阻抗測試是否合格。
全文摘要
本發明是關于一種導電凸塊測試裝置與測試方法，所述導電凸塊測試裝置，適用于測試多個導電凸塊，包括一支撐基板；以及分別設置于該支撐基板內的一第一探針、一第二探針以及多個雙探針組，其中各雙探針組包括兩電性連結的第三探針。本發明所述的導電凸塊測試裝置與測試方法，可于凸塊形成后立即應用，以便即時檢驗所形成的凸塊品質以及所應用的凸塊制程。
文檔編號G01R31/26GK1779935SQ200510117350
公開日2006年5月31日 申請日期2005年11月2日 優先權日2004年11月2日
發明者郭彥良 申請人:臺灣積體電路制造股份有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
