專利名稱：電流測量電路及方法
技術領域：
本發明涉及一種電流測量電路及方法。本發明特別適于(但不限 于)使用在諸如有源矩陣顯示器之類的薄膜應用中。
背景技術：
在許多應用中都需要用于電流測量的電路。在許多這種應用中， 可以獲得精確的電子部件以供使用，從而使得所述電流測量電路的功 能可以依賴于這種精度。例如，JP2001-324519公開了一種電流測量電路，其包括電流源、 電容器電路以及比較器。其輸出信號取決于所述比較器的偏移電壓的 閾值電壓，因此所述測量電路的精度依賴于這些特性的精度或清晰度。發明內容本發明的發明人已經認識到，在其他應用中，可用在電流測量電 路中的電子部件不那么精確或者不是那么明確定義的。例如，在有源 矩陣顯示器中，布置在顯示基板上的薄膜晶體管常常不具有明確定義 的特性。本發明的發明人進一步認識到，提供一種適應不那么精確或 者不是那么明確定義的電子部件的電流測量電路及方法將是合乎期望 的。根據第一方面，本發明提供了用于測量電流的設備，該設備包括 電荷積分電路；比較器電路；以及邏輯電路。其中，所述電荷積分電 路被設置成對來自待測電流的電荷進行積分，并且把所得到的電壓改 變作為輸入施加到所述比較器電路；該比較器電路4皮設置成把所述輸 入電壓與閾值電壓電平進行比較，并且把響應于所述比較的輸出提供 到所述邏輯電路；該邏輯電路被設置成生成取決于所述比較器輸出的 反饋信號，并且把該反饋信號提供到所述電荷積分電路；該電荷積分 電路被進一步設置成對來自所接收的反饋信號的電荷進行積分而不是 對來自待測電流的電荷進行積分；并且所述邏輯電路被進一步設置成 基于來自所述比較器電路的輸出并且依賴于待測電流的電平生成輸出信號。由所述邏輯電路生成的輸出信號可以包括其寬度取決于待測電流 的電平的脈沖。所迷設備可以進一步包括轉換器電路，其被設置成把所述輸出信 號轉換成數字輸出信號。所述比較器電路可以包括反相器，所述閾值電壓電平是該反相器 的切換閾值電壓。所述電荷積分電路可以包括晶體管，其被設置成把所述比較器電 路的輸入與所述電荷積分電路的待測電流輸入隔離。根據另一方面，本發明提供一種有源矩陣器件，其包括一個或多 個根據上述任一方面的設備，其中，所述一個或多個設備的電路包括 形成在該有源矩陣器件的基板上的薄膜部件。根據另一方面，本發明提供一種用于測量電流的方法，該方法包括電荷積分電路對來自待測電流的電荷進行積分，并且把所得到的 電壓改變作為輸入提供到比較器電路；該比較器電路把所述輸入電壓 與閾值電壓電平進行比較，并且把響應于所述比較的輸出提供到邏輯 電路；該邏輯電路生成取決于所述比較器輸出的反饋信號，并且把該 反饋信號提供到所述電荷積分電路；該電荷積分電路對來自所接收的 反饋信號的電荷進行積分而不是對來自待測電流的電荷進行積分；以 及所述邏輯電路基于來自所述比較器電路的輸出并且依賴于待測電流 的電平生成輸出信號。由所述邏輯電路生成的輸出信號可以包括其寬度取決于待測電流 的電平的脈沖。所述方法可以進一步包括轉換器電路把所述輸出信號轉換成數 字輸出數據。所述比較器電路可以包括反相器，所述閾值電壓電平是該反相器 的切換闊值電壓。所述電荷積分電路可以包括晶體管，其被設置成把所述比較器電 路的輸入與所述電荷積分電路的待測電流輸入隔離。提供了一種設置和方法，其中把待測電流施加到電容器設置。所 述電流使得所述電容器上的電壓隨時間改變，其改變速率取決于所述 電容值和電流值。該不斷改變的電壓被施加到比較器電路的輸入端。該比較器把所述電容器設置上的電壓與某一參考電平進行比較，該參 考電平的值將取決于被用于所述比較器的電路。該比較器電路的輸出 被施加到邏輯電路，該邏輯電路生成表示所測量的電流的輸出信號以 及被施加到所述電容器設置的反饋信號。
下面將參照附圖以舉例的方式描述本發明的實施例，其中 圖l是根據本發明的一個實施例的電流測量電路的方框圖； 圖2是示出了在圖1的電流測量電路的操作期間實施的處理步驟 的流程圖；圖3是在圖1的電流測量電路的操作中所采用的或者從所述操作 得到的波形的未按比例繪出的示意圖；圖4是示出了圖1的電流測量電路的某些元件的細節的電路圖；圖5是示出了作為圖1的電流測量電路的一部分的計數器電路的 進一步細節的電路圖；以及圖6是示出了另一個電流測量電路的某些元件的細節的電路圖。
具體實施方式
下面描述的實施例使用了通過薄膜技術在有源矩陣顯示器件的基 板上提供的部件。然而，應當認識到，在其他實施例中，可以作為其 他類型的器件的一部分或者作為獨立的電流測量電路來提供相同的或 相應的電流測量電路(以及相應的電流測量方法)。此外，可以4吏用 除了布置在基板上的薄膜器件之外的其他類型的電子部件來實現本發 明。圖1是根據第一實施例的電流測量電路1的方框圖。在該實施例 中，該電流測量電路1是利用連同其他有源矩陣顯示器件部件一起制 造在基板上的薄膜部件實現的，從而形成有源矩陣顯示器的一部分。 該電流測量電路l包括電容器電路2、比較器電路4、邏輯電路6和計 數器電路8。該電容器電路2的第一輸入端被提供來把待測電流10輸 入到其中。該電容器電路2的輸出端耦合到該比較器電路4的輸入端。 該比較器電路4的輸出端耦合到該邏輯電路6的輸入端。該邏輯電路6 的第一輸出端耦合到該電容器電路2的第二輸入端。該邏輯電路6的數器電路8的輸入端。該計數器電路8的輸出 端被提供來輸出表示所測量的電流電平的輸出數據20。總體來說，在所述電流測量電路的操作期間，下面的信號和電壓 凈皮施加在電流測量系統1的上述各部分之間或者在電流測量系統1的 上述各部分之間流動。待測電流10被輸入到所述電容器電路2。從該 電容器電路2把比較器輸入電壓施加到所述比較器電路4。從該比較器 電路4把比較器輸出電壓14施加到所述邏輯電路6。從該邏輯電路6 把反饋信號16施加到該電容器電路2。從該邏輯電路6把輸出信號18 施加到所述計數器電路8。從該計數器電路8輸出表示所測量的電流電 平的輸出數據20。總體來說，所述電流測量電路1如下操作。由所述邏輯電路6輸 出的輸出信號18包括數字脈沖，其持續時間與待測電流10的電流值 成比例。由所述電容器電路2對待測電流10進行積分，并且把所得到 的電壓改變作為所述比較器輸入電壓12施加到所述比較器電路4的輸 入端。把所述比較器輸出電壓14施加到所述邏輯電路6,該邏輯電路 提供所述反饋信號16，該反饋信號16被反饋到該電容器電路2，從而 在該比較器電路4的輸入端處的比較器輸入電壓12中產生已知的改 變，所述改變與由待測電流10導致的改變相反。由待測電流10抵消 該已知的電壓改變所需要的時間被表示為所述輸出信號18中的脈沖， 該輸出信號18被輸入到所述計數器電路8。該脈沖的持續時間表示待 測電流10的電流值。該計數器電路8把所述電路的輸出脈沖轉換成數 字輸出數據20，比如表示所述電流電平的數字。所述輸出脈沖的持續時間取決于所述待測電流10的電流值以及所 述電流測量電路1內的各電容器的值。所述輸出脈沖的持續時間并不 強烈取決于所述比較器電路4的特性，因此在利用不具有明確定義的 特性的薄膜晶體管來制造所述電流測量電路10時，所述電流測量電路 是特別有利的。下面將參照圖2和3更加詳細地描述所述電流測量電路1的操作。 圖2是示出了在電流測量電路1的操作期間實施的處理步驟的流 程圖。為了易于解釋，所述處理步驟被顯示并且描述為順序的步驟 然而應當認識到，在實踐中，某些所述步驟可以重疊或者同時發生。 圖3是在該實施例中的電流測量電路1的操作中所采用的或者從所述操作得到的波形的未按比例繪出的示意圖。在圖3中關于時間示 出的(并且較早前關于圖1所描述的)波形如下比較器輸入電壓12; 比較器輸出電壓14;反饋信號16;以及輸出信號18。在圖3中還示出 了重置時間階段32和輸入電流積分時間階段34。在所述比較器輸入電 壓12的波形上示出了各個電壓電平，即重置電壓Vrese,、電壓差Vdelta 以及切換閾值電壓Vthresh。ld。在所述比較器輸出電壓14的波形上示出了 比較器輸出的第一切換42、比較器輸出的第二切換44以及比較器輸出 的第三切換46。在所述反饋信號的波形上示出了由附圖標記48表示的 反饋信號接通。在所述輸出信號18的波形上示出了持續時間為T。盯的 輸出脈沖50。在測量開始時，在步驟s2中把所述比較器輸入電壓12重置到重 置電壓V^w。在該實施例中，待測電流為負，因此該重置電壓L—的 正值大于所述比較器的切換閾值電壓Vth^h。ld。在步驟s4中，由所述比較器電路2對待測輸入電流10進行積分， 從而所述比較器輸入電壓12下降。當比較器輸入電壓12在步驟s6中 達到所述閾值電壓電平Vthmh^時，所述比較器輸出電壓14第一次切換， 如圖3中的比較器輸出電壓的第一切換42所示。上述改變被施加到所述邏輯電路6，如圖3中的附圖標記48所示， 響應于該改變，該邏輯電路在步驟s8中把施加到所述電容器電路2的 所述反饋信號16從低電平切換到高電平(對于本例來說是這樣，在本 例中，待測電流10是負電流)。所述反饋信號16的電平改變使得所述比較器輸入電壓12上升已 知數量，即圖3中所示出的電壓差Vdelta。這使得比較器輸入電壓12再 一次高于所述閾值電壓電平Vthfesh。ld,并且如圖3中的比較器輸出電壓 14的第二切換44所示，比較器輸出電壓14在步驟s10中第二次切換。在步驟sl2中，隨著待測輸入電流IO繼續被積分，所述比較器輸 入電壓12繼續下降。這一趨勢一直繼續到所述比較器輸入電壓12再次達到所述切換閾 值。此時，所述比較器輸出電壓14在步驟s14中第三次切換，如圖3 中的比較器輸出電壓14的第三切換46所示。在步驟s16中，所述邏輯電路6完成從所述比較器輸出電壓14生 成輸出脈沖50。在該實施例中，通過取得所述比較器輸出電壓14的第二切換44與第三切換46之間的時間從所述比較器的切換定時生成該 輸出脈沖50,從而給出如圖3中所示出的輸出脈沖寬度(即持續時間)Tout 。該輸出脈沖50的寬度(即持續時間)為T。UT，這是由待測輸入電流IO把所述比較器輸入電壓12改變電壓差Vde,"的數量所花費的時間確定的，并且與待測輸入電流io成比例。在步驟s18中，所述計數器電路8把所述輸出脈沖50 (更具體來 說是所述輸出脈沖寬度或持續時間T。UT)轉換成表示待測輸入電流10 的電流電平的相應的數字電流值，并且把該數字電流值作為數字輸出 數據20輸出。圖4是示出了所述電容器電路2、比較器電路4和邏輯電路6的細 節的電路圖。在圖4中還示出了提供待測電流10的電流源60。在該實 施例中，電流源60是光電二極管60。所述電容器電路2包括兩個電容器，其在下文中被記作Cl和C2; 以及兩個晶體管，其在下文中被記作Tl和T2。電容器C1連接在所述 比較器電路4的輸入端與接地之間。電容器C2連接在比較器電路4的 輸入端與電容器電路2的輸入端之間，電容器電路2的該輸入端耦合 到所述邏輯電路6的輸出端并且從該處接收所述反饋信號16。電容器 Cl與C2的相對值決定前面描述的電壓差V^ta的量值。晶體管Tl被提供來允許把所述比較器輸入電壓12設置到先前描 述的重置電壓電平(在先前描述的步驟s2中)，這包括在該晶體 管T1的柵極處的信號"Reset (重置)"。通過晶體管T2把待測電流 10施加到所述比較器電路4的輸入節點處的電容。晶體管T2把所述比較器電路4的輸入節點與待測電流10的輸入 隔離。晶體管T2定義所述測量輸入端處的電壓，并且防止該電壓隨著 所述比較器輸入電壓12的改變而顯著改變。晶體管T2可以被視為按 照與所謂的級聯器件類似的方式操作，從而把所述比較器4的輸入端 處的電壓改變與所述電路的電流輸入節點隔離。然而，晶體管T2并不 是必不可少的，因此在其他實施例中提供了沒有晶體管T2的電容器電 路2。在所述電容器電路的電流輸入端處的電壓等于晶體管T2的柵極電 壓Vb咸去T2的柵極-源極電壓。該電壓對所述輸入電流值以及所述比較器電路4的輸入端處的電壓的相關性較小。在該實施例中，所迷比較器電路4是相對較簡單的電路，其由兩 個串聯的CMOS反相器62和64構成。該電路的參考電壓是笫一反相器 62的切換閾值電壓。該參考電壓近似地是所述反相器的兩個電源電平 VDD與VSS之間的一半，但是其取決于晶體管的特性，因此不是明確定 義的。有利的是，所述參考電壓的值的這種不確定性不會影響所述電 路的操作。該實施例的邏輯電路6包括三個與非(NAND)門66、 68和 70以及三個CMOS反相器72、 74和76。所述兩個與非門66和68—起 形成SR觸發器69。第三與非門70被用于生成所述輸出信號18的先前 描述的輸出脈沖50。在測量開始時，所述觸發器69的狀態由與非門66處的信號 "nReset"(如圖4中所示)變為低而被重置。該信號"nReset"是信 號"Reset"的反相。與非門66處的信號"nReset"的這一重置與所 述比較器輸入電壓12被設置到所述重置電平V^"同時發生，這導致所 述比較器輸出電壓14變為高電壓電平。當該觸發器69被重置時，所 述反饋信號16被設置到低電壓電平。隨著該信號"Reset"返回到低 電平并且"nReset，，返回到高電平，該比較器輸入電壓l2隨著待測電 流IO對電容器Cl和C2進行放電而開始下降。當比較器輸入電壓12 達到所述比較器的切換電壓(即V^一d)時，比較器輸出電壓14從高 電平改變到低電平。這樣把觸發器69設置成使得反饋信號16變為高。 當反饋信號16 (其被反饋到電容器C2)從低變高時，比較器輸入電壓 12增大一定數量(VDD-VSS) (C2/(C2+C1))，這導致比較器輸出電壓14 第二次切換并且返回高電平。觸發器69的狀態不受比較器輸出電壓14 的第二次改變的影響，因此反饋信號16保持在高電平。在所述測量開始時，所述輸出信號18為低。當所述反饋信號16 和比較器輸出電壓14同時為高時該輸出信號18變為高，這在所述比 較器電路14第二次切換并且其輸出從低變高時發生。這表示輸出脈沖 50的開始。當比較器輸出電壓14第三次切換時，輸出信號18再次變 低(即輸出脈沖50終止)。因此，輸出脈沖50的寬度T訓T表示所測量 的電流 10把電容器Cl 和C2 的并聯組合放電過電壓 (■-VSS) (C2/(C2+C1))所花費的時間。電流值KV/T—VDD-VSS)C2/T隨其中，T,是輸出脈沖50的寬度。通過使用三個CMOS反相器72、 74和76進一步增強上面的操作， 下面將描述所述反相器的操作。反相器72被串聯定位在所述與非門70的輸出端處。該反相器72 用來緩沖所述輸出信號18。反相器74和76在所述邏輯電路6的反饋信號16輸出端處彼此串 聯。所述反相器74和76用來緩沖來自所述觸發器69的反饋信號16， 以便避免或者減輕反饋信號16的惡化，否則該反饋信號16可能會由 于被提供到電容器(即電容器C2)而發生惡化，這特別是因為反饋信 號16還在所述邏輯電路中被內部使用以便作為生成所述輸出信號18 的一部分饋送到所述與非門70中。在該實施例中，所述輸出脈沖50(更具體來說是所述脈沖寬度T。UT) 被轉換成一個數字。在該實施例中，這是通過先前描述的計數器電路8 實現的。圖5是示出了計數器電路8的進一步細節的電路圖。該計數 器電路8包括計數器80和鎖存器82。通過重置信號86在所述測量開 始時重置該計數器80。來自所述邏輯電路6的輸出信號18被施加到該 計數器80。參考時鐘信號84也被施加到該計數器80。包含在輸出信 號18中的輸出脈沖50被用來啟用該計數器80。該參考時鐘信號84的 周期決定所能分辨的所述脈沖寬度T,的最小改變。該計數器80在輸 出脈沖50期間被遞增，從而在所述測量的末尾，該計數器80的狀態 表示所述脈沖寬度T,的周期內的參考時鐘周期的數目。隨后把該計數 器的狀態(在圖5中被標記為N)傳送到所述鎖存器82中，所述狀態 可以被存儲在其中直到被需要時為止。此后，在鎖存器信號88的控制 下，從該鎖存器82輸出該計數器的狀態(在圖5中被標記為N)以作 為前面描述的數字輸出數據20。應當認識到，上面描述的實施例僅僅是可以實現本發明的方式的一個例子，并且可能有許多其他實施例。例如，在其他實施例中，在所述比較器電路4與觸發器69之間提供滯后。這樣做可以避免所述電路可能在該比較器電路切換時進入振 蕩的情況。到所述電路的電源線的有限電阻可能導致電源電壓在所述 輸出信號被切換時下降。這種電壓改變可能被耦合回到該比較器電路 的輸入端，從而使其振蕩。所述滯后使得該電路更能夠容忍電源線上的噪聲。作為另一個例子，可以從所述電容器電路2中省略晶體管T2。此 外，可以從所述邏輯電路6中省略反相器72、 74和76。作為另一個例子，可以通過改變所述反饋信號16的幅度或者所述 電容器C2的值來修改所述電流測量電路1的靈敏度。這等效于改變上 面的把電流值I與輸出脈沖寬度T。UT相關的等式中的(VDD-VSS)或C2的 值。如果期望測量電流值的較寬范圍，則這種做法可能是有用的，因 為這樣做避免了所述脈沖寬度T,變得過短或過長的趨勢。下面將參照圖6描述另一個例子。圖6是示出了另一個實施例的 電流測量電路的電容器電路2、比較器電路4和邏輯電路6的細節的電 路圖。除了下面描述的內容之外，圖6中示出的實施例包括與存在于 前面參照圖4描述的實施例中的相同的元件，并且用相同的附圖標記 標識出相應的元件。圖6中的設置與圖4中的設置的不同之處在于(i )晶體管Tl位于比較器電路4中的CMOS反相器62的兩端而不 是位于電容器電路2中；(ii) 在電容器電路2中，另一個電容器C3位于圖4的實施例中 的Tl所處的位置；以及(iii) 在比較器電路4中，第二CMOS反相器64被與非門65取代。 在該實施例中，電壓在所述比較器電路4的輸入端處被重置到接近于該比較器電路4的闞值電壓Vth^。H的值，因為這樣做減小了該比 較器第一次切換之前的延遲。這是通過把晶體管Tl連接在比較器電路 4中的第一CMOS反相器62的輸入端與輸出端之前而實現的。如在圖4 的實施例中那樣，利用信號Reset來驅動晶體管Tl的柵極。在所述重 置周期內，第一 CMOS反相器62的輸入端與輸出端被連接在一起，并 且所述比較器輸入電壓變為與該反相器的閾值電壓相等。在所述重置 周期的末尾，比較器輸入電壓變得略微高于該閾值電壓。這是通過連 接在該比較器的輸入端與信號nReset之間的電容器C3實現的。此后， 圖6的電路的行為與前面參照圖4描述的電路的行為相同。更一般來說，可以替換上面描述的電容器電路采用其他的電容器 電路，以便提供對待測電流的電荷積分功能以及相反地提供對反饋信 號的電荷積分，其中所述反饋信號和待測電流按照相反的或竟爭的方 式充電/積分，從而組合的效果是提供待測電流的強度的度量。例如，器Cl (從而省略vss)，其中所述電容 器電路僅僅包括單一電容器C2。實際上，在其他實施例中，可以采用 在不實際使用電容器的情況下實施積分的適當積分電路以替換所述基 于電容器的電路。按照類似的方式，可以采用其他電容器電路以替換上面描述的特 定電容器電路。這種其他電容器電路應當優選地具有不需要按照絕對 的方式指定的比較器閾值，相反，按照反饋循環的重復是更合乎期望 的。可以采用其他邏輯電路以替換上面描述的特定邏輯電路。此外， 在基于上述內容的邏輯電路中，或者實際上在其他邏輯電路中，由所 述波形(特別是所述比較器輸出電壓的波形)的各切換階段所提供的 信息可以被采用來按照不同于上面描述的方式給出電流電平的指示或 表示，在上面描述的方式中，所述比較器輸出電壓的第二與第三切換 或過渡之間的時間被用來開始及終止脈沖寬度。例如，可以使用其他 定時來定義脈沖。作為另一個例子，可以替換地按照不同于定義脈沖 的某種其他方式(比如通過改變參考頻率或者按照某種其他方式)來 檢測或監控這種切換之間的時間。此外，即使在按照上面描述的實施例那樣使用脈沖寬度時，也不 需要按照上面描述的方式將其轉換成數字值。可以采用把所述脈沖寬 度轉換成數字信號的其他電路或方式。實際上，例如可以把所述脈沖 寬度或其他參數/輸出用作自動化處理中的輸入，而無需將其轉換成所 述數字表示。 一般來說，本發明可以被應用于電流測量，其中，能夠 容忍晶體管特性的變化的簡單電路是所需要的或者合乎期望的。使用 大面積電子技術的傳感器應用就是這樣一種領域。 一個例子是把光傳 感器集成到有源矩陣顯示器的基板上。薄膜晶體管或薄膜二極管檢測 到光并且傳送取決于所述光的強度的電流。該電流信號的量值可能非 常小，從而使其易于受到來自被施加到所述顯示器或者所述顯示模塊 內的電路的信號的電噪聲的影響。上述電流測量電路和方法(包括其 不同實施例)可以被用來把來自所述晶體管或二極管的電流轉換成對 噪聲相對不敏感的數字信號。
權利要求
1、用于測量電流的設備，該設備包括電荷積分電路；比較器電路；以及邏輯電路；其中，所述電荷積分電路被設置成對來自待測電流的電荷進行積分，并且把所得到的電壓改變作為輸入施加到所述比較器電路；該比較器電路被設置成把所述輸入電壓與閾值電壓電平進行比較，并且把響應于所述比較的輸出提供到所述邏輯電路；該邏輯電路被設置成生成取決于所述比較器輸出的反饋信號，并且把該反饋信號提供到所述電荷積分電路；該電荷積分電路被進一步設置成對來自所接收的反饋信號的電荷進行積分而不是對來自所述待測電流的電荷進行積分；并且所述邏輯電路被進一步設置成基于來自所述比較器電路的輸出并且依賴于所述待測電流的電平生成輸出信號。
2、 根據權利要求l的設備，其中，由所述邏輯電路生成的輸出信 號包括其寬度取決于所述待測電流的電平的脈沖。
3、 根據權利要求1或2的設備，其中，所述設備進一步包括轉換 器電路，其被設置成把輸出信號轉換成數字輸出信號。
4、 根據權利要求l到3當中的任一條的設備，其中，所述比較器 電路包括反相器，閾值電壓電平是該反相器的切換閾值電壓。
5、 根據權利要求l到4當中的任一條的設備，其中，所述電荷積 分電路包括晶體管，其被設置成把所述比較器電路的輸入與所述電荷 積分電路的待測電流輸入隔離。
6、 一種有源矩陣器件，其包括一個或多個根據權利要求1到5當 中的任一條的設備，其中，所述一個或多個設備的電路包括形成在該 有源矩陣器件的基板上的薄膜部件。
7、 一種用于測量電流的方法，該方法包4舌電荷積分電路對來自待測電流的電荷進行積分，并且把所得到的 電壓改變作為輸入提供到比較器電路；該比較器電路把所述輸入電壓與閾值電壓電平進行比較，并且把 響應于所述比較的輸出提供到邏輯電路；比較器輸出的反饋信號，并且把該反饋信號提供到所述電荷積分電路；該電荷積分電路對來自所接收的反饋信號的電荷進行積分而不是 對來自所述待測電流的電荷進行積分；以及所述邏輯電路基于來自所述比較器電路的輸出并且依賴于所述待 測電流的電平生成輸出信號。
8、 根據權利要求7的方法，其中，由所述邏輯電路生成的輸出信 號包括其寬度取決于所述待測電流的電平的脈沖。
9、 根據權利要求7或8的方法，還包括轉換器電路把所述輸出 信號轉換成數字輸出數據。
10、 根據權利要求7到9當中的任一條的方法，其中，所述比較 器電路包括反相器，閾值電壓電平是該反相器的切換閾值電壓。
11、 根據權利要求7到10當中的任一條的方法，其中，所述電荷 積分電路包括晶體管，其被設置成把所述比較器電路的輸入與所述電 荷積分電路的待測電流輸入隔離
12、 基本上如前面參照附圖所描述的用于測量電流的設備。
13、 基本上如前面參照附圖所描述的有源矩陣器件。
14、 基本上如前面參照附圖所描述的用于測量電流的方法。
全文摘要
本發明描述了用于測量電流(10)的設備(1)和相應的方法，其中電荷積分電路(2)對來自待測電流(10)的電荷進行積分，并且把所得到的電壓改變施加到比較器電路(4)；該比較器電路把所述輸入電壓(12)與閾值電壓電平(Vthreshold)進行比較，并且把響應于所述比較的輸出(14)提供到邏輯電路(6)；該邏輯電路生成取決于所述比較器輸出(14)的反饋信號(16)，并且把該反饋信號(16)提供到所述電荷積分電路(2)；該電荷積分電路對來自所接收的反饋信號(16)的電荷進行積分而不是對來自所述待測電流(10)的電荷進行積分。所述邏輯電路(6)基于所述比較器電路輸出(14)并且依賴于所述待測電流(10)的電平生成輸出信號(18)，比如其寬度(TOUT)取決于所述電流(10)的電平的脈沖(50)。轉換器電路(8)可以把該輸出信號(18)轉換成數字輸出數據(20)。
文檔編號G01R19/255GK101331402SQ200680047164
公開日2008年12月24日 申請日期2006年11月14日 優先權日2005年12月15日
發明者M·J·愛德華茲 申請人:皇家飛利浦電子股份有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
