芯片測試系統及芯片測試方法
【專利摘要】本發明提供了一種芯片測試系統及芯片測試方法，其中，所述芯片測試系統包括：測試機、晶振及信號分析系統，所述測試機及晶振均與所述信號分析系統連接；所述測試機用以提供測試信號；所述晶振用以提供時鐘信號；所述信號分析系統用以獲取測試機輸出測試信號的信號輸出時間；其中，所述測試機根據信號輸出時間輸出測試信號。在此，通過信號分析系統獲取測試機輸出測試信號的信號輸出時間，測試機據此輸出測試信號，由此測試機便能夠選擇輸出測試信號的時刻，進而實現與時鐘信號同步，從而得到可靠/準確的芯片測試結果。
【專利說明】芯片測試系統及芯片測試方法
【技術領域】
[0001]本發明涉及集成電路制造【技術領域】，特別涉及一種芯片測試系統及芯片測試方法。
【背景技術】
[0002]由于日益復雜的集成電路、材料和工藝的迅速引入，在今天的硅片制造中幾乎不可能每個芯片都符合規格要求。為糾正制作過程中的問題，并確保有缺陷的芯片不會被送到客戶手里，在集成電路制造過程中引入了芯片測試(CP，Circuit Probing)。芯片測試是為了檢驗規格的一致性而在硅片級集成電路上進行的電學參數測量和功能測試。測試可以檢驗出各芯片是否具有可接受的電學性能和完整的功能，其測試過程中使用的電學規格隨測試目的的不同而有所不同。如果芯片測試不完善，就可能造成更多的產品在客戶使用過程中失效，最終給芯片制造者帶來嚴重的后果。為此在集成電路的制造過程中引入能夠及早發現工藝問題和將不良的芯片挑選出來的芯片測試是必不可少的。
[0003]芯片測試系統通常包括測試機(Automatic Test Equipment, ATE),測試機是能夠在待測器件上快速、準確、重復地測量亞微安級電流和毫伏級電壓的自動裝置。具體的，測試機將測試信號(在本申請文件中指除了時鐘信號以外的用以測試的信號)輸入到待測器件(DUT，Device Under Test)內，然后再接收該待測器件對于輸入信號的相應結果。在進行芯片測試時，往往還需要用到晶振以產生測試所需的時鐘信號。例如，在某些芯片的測試中對于時鐘信號的要求比較特殊，如19.44MHz的時鐘，是沒有辦法通過測試機給予，因此需要使用外接晶振來對待測器件提供時鐘信號。由于時鐘信號和測試信號由不同的器件產生/提供(其中時鐘信號由晶振提供，測試信號由測試機提供)，因此這兩者之間往往會不同步，進而使得所得到的芯片測試結果不準確/不可靠。
[0004]因此，提供一種芯片測試系統，其能夠實現輸出的時鐘信號和測試信號同步，從而得到準確/可靠的芯片測試結果，成了本領域技術人員亟待解決的難題。
【發明內容】
[0005]本發明的目的在于提供一種芯片測試系統及芯片測試方法，以解決現有的芯片測試系統中，時鐘信號和測試信號之間往往不同步，進而使得所得到的芯片測試結果不準確/不可靠的問題。
[0006]為解決上述技術問題，本發明提供一種芯片測試系統，所述芯片測試系統包括:測試機、晶振及信號分析系統，所述測試機及晶振均與所述信號分析系統連接；所述測試機用以提供測試信號；所述晶振用以提供時鐘信號；所述信號分析系統用以獲取測試機輸出測試信號的信號輸出時間；其中，所述測試機根據信號輸出時間輸出測試信號。
[0007]可選的，在所述的芯片測試系統中，所述信號輸出時間根據時鐘信號的起振時間以及測試信號的輸出用時來確定。
[0008]可選的，在所述的芯片測試系統中，所述信號輸出時間根據時鐘信號的起振時間、高低電平的跳轉時刻以及測試信號的輸出用時來確定。
[0009]可選的，在所述的芯片測試系統中，當所述晶振每輸出一次時鐘信號時，所述信號分析系統便獲取與該次時鐘信號相對應的測試機輸出測試信號的信號輸出時間。
[0010]可選的，在所述的芯片測試系統中，所述測試機提供的測試信號包括電壓信號和/或電流信號。
[0011]可選的，在所述的芯片測試系統中，所述晶振提供的時鐘信號包括方波信號。
[0012]可選的，在所述的芯片測試系統中，還包括:與所述測試機連接的探針卡，及與所述探針卡連接的探針臺。
[0013]本發明還提供一種芯片測試方法，所述芯片測試方法包括:
[0014]晶振輸出時鐘信號，測試機輸出測試信號；
[0015]信號分析系統接收所述時鐘信號及測試信號，并獲取測試機輸出測試信號的信號輸出時間；
[0016]測試機根據信號輸出時間再次輸出測試信號。
[0017]可選的，在所述的芯片測試方法中，所述信號輸出時間根據時鐘信號的起振時間以及測試信號的輸出用時來確定。
[0018]可選的，在所述的芯片測試方法中，所述信號輸出時間根據時鐘信號的起振時間、高低電平的跳轉時刻以及測試信號的輸出用時來確定。
[0019]可選的，在所述的芯片測試方法中，當所述晶振每輸出一次時鐘信號時，所述信號分析系統便獲取與該次時鐘信號相對應的測試機輸出測試信號的信號輸出時間。
[0020]可選的，在所述的芯片測試方法中，所述測試機提供的測試信號包括電壓信號和/或電流信號。
[0021]可選的，在所述的芯片測試方法中，所述晶振提供的時鐘信號包括方波信號。
[0022]在本發明提供的芯片測試系統及芯片測試方法中，通過信號分析系統獲取測試機輸出測試信號的信號輸出時間，測試機據此輸出測試信號，由此測試機便能夠選擇輸出測試信號的時刻，進而實現與時鐘信號同步，從而得到可靠/準確的芯片測試結果。
【專利附圖】
【附圖說明】
[0023]圖1是本發明實施例的芯片測試系統的框結構示意圖；
[0024]圖2是本發明實施例的時鐘信號的示意圖；
[0025]圖3是本發明實施例的芯片測試方法的流程示意圖。
【具體實施方式】
[0026]以下結合附圖和具體實施例對本發明提出的芯片測試系統及芯片測試方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0027]請參考圖1，其為本發明實施例的芯片測試系統的框結構示意圖。如圖1所示，所述芯片測試系統包括:測試機10、晶振20及信號分析系統30，所述測試機10及晶振20均與所述信號分析系統30連接；所述測試機10用以提供測試信號；所述晶振20用以提供時鐘信號；所述信號分析系統30用以獲取測試機輸出測試信號的信號輸出時間；其中，所述測試機10根據信號輸出時間輸出測試信號。
[0028]請參考圖2，其為本發明實施例的時鐘信號的示意圖。如圖2所示，所述時鐘信號包括Tl和T2兩段時間，其中，時間段Tl內，所述時鐘信號處于不穩定狀態，也即起振狀態，通常稱為起振時間；時間段T2內，所述時鐘信號處于穩定狀態，通常稱為穩定時間。
[0029]在本實施例中，所述信號分析系統30所獲取的信號輸出時間根據時鐘信號的起振時間以及測試信號的輸出用時來確定。具體的，根據時間段Tl的長度以及所述測試機10輸出測試信號所用的時間來確定，即得到兩個時間之間的差異。由此，當所述測試機10再次輸出測試信號時，便能夠避免這兩個時間之間的差異，從而實現與時鐘信號同步。
[0030]進一步的，所述信號分析系統30所獲取的信號輸出時間根據時鐘信號的起振時間、高低電平的跳轉時刻以及測試信號的輸出用時來確定。具體的，根據時間段Tl的長度、時間段T2內高低電平的跳轉時刻以及所述測試機10輸出測試信號所用的時間來確定。由此不僅能夠得到兩個時間之間的差異，并能夠得到時鐘信號內的高低電平的跳轉時間點，從而當所述測試機10再次輸出測試信號時，能夠選擇是在時間段T2內的高電平時刻還是低電平時刻或者高低電平跳轉時刻，進而使得所述測試機10輸出的測試信號與所述晶振20所輸出的時鐘信號很好的配合，提高芯片測試的精度與可靠性。
[0031]在本實施例中，所述信號分析系統30可包括捕捉信號的信號分析儀以及計算、分析信號的計算器，即首先通過信號分析儀捕捉測試機10和晶振20輸出的信號；接著通過計算器計算時鐘信號與測試信號之間的差異等，從而最終得到信號輸出時間等信息。
[0032]通常的，晶振20每次輸出時鐘信號時，起振時間Tl以及高低電平跳轉時刻是不相同的。因此，優選的，在使用所述芯片測試系統時，當所述晶振20每輸出一次時鐘信號時，所述信號分析系統30便獲取與該次時鐘信號相對應的測試機輸出測試信號的信號輸出時間。由此，使得所述測試機10每次所獲得的信號輸出時間是正確/可靠的，進而使得所述測試機10所輸出的測試信號與所述晶振20所輸出的時鐘信號同步，提高芯片測試結果。
[0033]在本實施例中，所述測試機10提供的測試信號包括電壓信號和/或電流信號；所述晶振20提供的時鐘信號包括方波信號。通常的，所述測試機10根據信號輸出時間輸出測試信號，所述測試機10所輸出的測試信號與所述方波信號的上升沿或者下降沿同步。在本實施例中，所述測試機10所輸出的測試信號可與時間段T2內的任何一個上升沿或者下降沿同步。
[0034]進一步的，所述芯片測試系統還可包括:與所述測試機連接的探針卡(圖1中未示出)，及與所述探針卡連接的探針臺(圖1中未示出)。其中，所述探針卡用以連接測試機與待測器件；所述探針臺也稱為芯片定位裝置，用以在X、Y和Z方向調整待測器件的位置。
[0035]相應的，本實施例還提供一種芯片測試方法，請參考圖3，其為本發明實施例的芯片測試方法的流程示意圖。如圖3所示，所述芯片測試方法包括:
[0036]步驟SlO:晶振20輸出時鐘信號，測試機10輸出測試信號；
[0037]步驟S20:信號分析系統30接收所述時鐘信號及測試信號，并獲取測試機輸出測試信號的信號輸出時間；
[0038]步驟S30:測試機10根據信號輸出時間再次輸出測試信號。
[0039]在此，通過信號分析系統30獲取測試機輸出測試信號的信號輸出時間并提供給測試機10，測試機10根據接收的信號輸出時間輸出測試信號，由此測試機10輸出的測試信號便能夠與時鐘信號同步，從而得到可靠/準確的芯片測試結果。
[0040]綜上可見，通過信號分析系統獲取測試機輸出測試信號的信號輸出時間，測試機據此輸出測試信號，由此測試機便能夠選擇輸出測試信號的時刻，進而實現與時鐘信號同步，從而得到可靠/準確的芯片測試結果。
[0041]上述描述僅是對本發明較佳實施例的描述，并非對本發明范圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。
【權利要求】
1.一種芯片測試系統，其特征在于，包括:測試機、晶振及信號分析系統，所述測試機及晶振均與所述信號分析系統連接；所述測試機用以提供測試信號；所述晶振用以提供時鐘信號；所述信號分析系統用以獲取測試機輸出測試信號的信號輸出時間；其中，所述測試機根據信號輸出時間輸出測試信號。
2.如權利要求1所述的芯片測試系統，其特征在于，所述信號輸出時間根據時鐘信號的起振時間以及測試信號的輸出用時來確定。
3.如權利要求1所述的芯片測試系統，其特征在于，所述信號輸出時間根據時鐘信號的起振時間、高低電平的跳轉時刻以及測試信號的輸出用時來確定。
4.如權利要求1所述的芯片測試系統，其特征在于，當所述晶振每輸出一次時鐘信號時，所述信號分析系統便獲取與該次時鐘信號相對應的測試機輸出測試信號的信號輸出時間。
5.如權利要求1?4中任一項所述的芯片測試系統，其特征在于，所述測試機提供的測試信號包括電壓信號和/或電流信號。
6.如權利要求1?4中任一項所述的芯片測試系統，其特征在于，所述晶振提供的時鐘信號包括方波信號。
7.如權利要求1?4中任一項所述的芯片測試系統，其特征在于，還包括:與所述測試機連接的探針卡，及與所述探針卡連接的探針臺。
8.—種芯片測試方法,其特征在于,包括: 晶振輸出時鐘信號，測試機輸出測試信號； 信號分析系統接收所述時鐘信號及測試信號，并獲取測試機輸出測試信號的信號輸出時間； 測試機根據信號輸出時間再次輸出測試信號。
9.如權利要求8所述的芯片測試方法，其特征在于，所述信號輸出時間根據時鐘信號的起振時間以及測試信號的輸出用時來確定。
10.如權利要求8所述的芯片測試方法，其特征在于，所述信號輸出時間根據時鐘信號的起振時間、高低電平的跳轉時刻以及測試信號的輸出用時來確定。
11.如權利要求8所述的芯片測試方法，其特征在于，當所述晶振每輸出一次時鐘信號時，所述信號分析系統便獲取與該次時鐘信號相對應的測試機輸出測試信號的信號輸出時間。
12.如權利要求8?11中任一項所述的芯片測試方法，其特征在于，所述測試機提供的測試信號包括電壓信號和/或電流信號。
13.如權利要求8?11中任一項所述的芯片測試方法，其特征在于，所述晶振提供的時鐘信號包括方波信號。
【文檔編號】G01R31/28GK103576079SQ201310574106
【公開日】2014年2月12日 申請日期:2013年11月15日 優先權日:2013年11月15日
【發明者】張大成, 施瑾, 劉遠華, 顧春華, 郝丹丹 申請人:上海華嶺集成電路技術股份有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
