專利名稱：具有確切的自診斷功能的半導體集成電路裝置的制作方法
技術領域：
本發明涉及一種半導體集成電路裝置，更確切是指一種具有確切的自診斷功能的半導體電路裝置。
諸如半導體存儲裝置的半導體集成電路裝置，除具有數據寫入功能和讀出功能的標準模式，還具有自診斷功能的測試模式，當需要自診斷功能時，該半導體存儲裝置進入測試模式，并檢查元件是否有缺陷，為判斷是否要求自診斷，在半導體存儲裝置中置入測試模式進入電路，數據寫入和讀出功能的執行模式為標準模式。
圖1給出測試模式進入電路的典型例子，半導體存儲裝置安裝在半導體芯片1上，存儲單元(未示出)和周邊電路集成在半導體芯片1上，多個信號管腳與周邊電路連接，其中信號管腳T1由地址緩沖電路2和已有技術測試模式進入電路3共用，地址信號A11和自診斷模式請求信號SV輸入信號管腳T1，地址信號A11的電壓在最大額定電壓下變化，請求信號SV可有超過最大額定電壓的電平，上述的超出最大額定電壓的電平稱為“超電壓”。
測試模式進入電路3包括一超電壓檢測電路3a和一測試控制信號發生電路3b，該超電壓檢測電路3a連在信號管腳T1和測試控制信號發生電路3b之間，超電壓檢測電路3a從地址信號A11中鑒別出請求信號SV，并輸出一控制信號SVT到測試控制信號發生電路3b，該控制信號SVT使測試控制信號發生電路3b響應于選擇信號ADK6/ADK7，并且測試控制信號發生電路3b對選擇信號ADK6/ADK7敏感。選擇信號ADK6/ADK7表示出所需的測試功能，測試信號發生電路3b選擇性地產生測試模式進入信號FEST1，TEST2，…，選擇信號ADK6/ADK7進入其它信號管腳，這些管腳用于標準模式下其它地址信號的輸入。
現有技術的半導體存儲裝置的性能如下，圖2A給出現有標準模式的半導體存儲裝置的特性，在標準模式中執行，在時間t1，行地址脈沖信號RASB變為激活低電平(active low level)，地址緩沖電路鎖存表示行地址XA的地址信號ADD，由行地址解碼器(未示出)將行地址XA解碼，分配給行地址XA的字線轉變為一激活電平，然后，連接字線的存儲元件分別電氣連接到位線對上。在時間t2，列地址脈沖信號CASB和可寫信號WEB轉變為激活低電平，表示列地址YA的地址信號ADD和寫入數據比特IN輸入到地址緩沖電路和輸入/輸出數據管腳I/O，寫入數據比特IN通過數據總線(未示出)輸入到列選擇器(未示出)，列地址解碼器(未示出)使列選擇器將數據總線與分配給列地址YA的位線對連接，然后寫入數據比特IN輸入存儲單元并被存貯。
如果在時間t3，輸出使能信號OEB被轉變為激活低電平，并且可寫信號WEB保持在高電平，讀出數據比特通過列選擇器從分配給列地址YA的位線對傳送到數據總線，讀出數據比特由輸入/輸出數據管腳送入目的地，地址信號電平在最大額定電壓下振蕩，信號管腳T1用于接收標準模式的地址信號A11之一。
另一方面，下面給出現有的半導體存儲裝置進入測試模式的情況，圖2B表示現有半導體存儲裝置處于測試模式的特性。
首先，在時間t10，列地址脈沖信號CASB和可寫信號WEB轉變為激活低電平，在時間t11，行地址脈沖信號RASB轉變為激活低電平，這樣，列地址脈沖信號CASB、可寫信號WEB和行地址脈沖信號RASB以不同順序由標準模式變為低電平，且該控制程序被稱作“WCBR(WE/CAS-Before-RAS)定時”，另一現有的半導體存儲裝置是在“CBR(CAS-Before-RAS)定時進入測試模式。
請求信號SV在時間t12通過信號管腳A11輸入超電壓檢測電路3a，在時間13，超電壓檢測電路3a將控制信號SVT轉變為激活高電平，在時間t14，列地址脈沖信號CASB恢復為待用(inactive)高電平，在時間t15又轉變為激活的低電平，然后，選擇信號ADK6/ADK7被鎖存，并被傳輸到測試控制發生電路3b，測試控制信號發生電路3b由控制信號SVT啟動，并將選擇信號ADK6/ADK7解碼，以選擇性地產生測試控制信號TEST1，TEST2，…，自診斷功能由測試控制信號起動，該存儲單元被診斷。
作為例子，在自診斷功能情況下，電壓電平被轉變，如果存儲單元正執行自診斷，存儲電容器的極板的電壓電平由標準模式的電壓電平被轉變，換句話說，在自診斷功能情況出現非正常環境。
超電壓的請求信號SV并不用于工廠檢測，例如生產程序后的有缺陷產品和無缺陷產品的挑選，雖然類似于標準模式的外部信號輸入半導體存儲裝置，但在非超電壓情況，半導體存儲裝置不允許進入測試模式。即使半導體存儲裝置錯誤地進入自診斷模式，輸出信號只能從一預先確定的信號管腳輸出，任何輸出信號不會由其它信號管腳輸出。無意識的進入很容易發現，標準模式和自診斷模式之間的變化只依賴于信號管腳T1的電壓水平，另一方面，工廠檢測需要準確，并且超電壓并不用于進入測試模式，半導體存儲裝置由所有的輸出信號管腳輸出信號，測試人員依據輸出信號圖形判斷半導體存儲裝置是否已進入工廠檢測模式，在時間t15，列地址脈沖信號CASB下降沿，控制信號φA轉變為激活高電平，在WE/CAS-Before-RAS定時，控制信號φB轉變為激活低電平，控制信號φA和φB給測試控制信號發生電路3b相應的定時，并結合測試控制信號發生電路3b的電路圖進行描述。
圖3為超電壓檢測電路3a的電路圖，圖4為測試控制發生電路3b的電路圖，超電壓檢測電路3a包括一個與非門NA1，一系列反相器INV1/INV2/INV3，其連接到與非門NA1的輸出節點，反相器INV4連接在加電檢測器(未示出)和與非門NA1的輸入節點之間，一系列n溝道型負載晶體管MN11/Mn12/Mn13連接于信號管腳T1和與非門NA1的其它輸入節點之間，電壓鉗位電路4連接于地線GND和其它輸出節點之間，電壓鉗位電路1由一系列n溝道型場效應晶體管Mn14/Mn15/Mn16/Mn17實現，一正電源電壓線VD連接于n溝道型場效應晶體管Mn14至Mn15柵極，電壓鉗位電路將輸入節點N11鉗位在正電源電位Vdd。
超電壓檢測電路3a特性如下，當電源電壓上升時，加電檢測器維持一高電平的加電信號PON，當電源電壓達到一定值時，加電檢測器轉變加電信號PON為地電平，通過反相器INV4，加電信號PON被反相，并且互補的加電信號RONB被施加到與非門NA1。當電源電壓達到確定值時，反相器INV4將互補的加電信號PONB變為高電平，與非門NA1被互補的加電信號PONB啟動。
n溝道型負載晶體管Mn11/Mn12/Mn13有一閾值Vth，并且每一n溝道型負載晶體器Mn11/Mn12/Mn13降低其電位水平達閾值Vth，信號管腳T1的電位電平被三倍于閾值Vth延遲，出于這一原因，請求信號SV應較正電源電壓Vdd高得多，至少是閾值Vth的三倍。如果節點N11的電位電平低于正電源電壓Vdd，與非門NA1產生一個高電平的輸出信號，并且反相器INV3維持一處于待用低電平的控制信號SVT。
另一方面，當請求處理信號SV輸入信號管腳T1，請求信號SV從超電壓三次降壓到正電源電壓Vdd，與非門NA1將輸出信號轉變為低電平，結果，反相器INV3將控制信號SVT轉變為高電平，測試控制信號發生電路3b運行。
圖4給出測試控制信號發生電路3b的電路圖，測試控制信號發生電路3b主要由解碼器5，鎖存電路6，定時發生器7和信號驅動器8組成。解碼器5包括兩個反相器INV5/INV6和4個與非門NA2/NA3/NA4/NA5，選擇信號ADK6/ADK7傳輸到分配給地址信號的信號管腳上，并被鎖存在控制信號φA到激活高電平的變化上，反相器INV5/INV6產生互補選擇信號，選擇信號ADK6/ADK7和互補選擇信號被選擇性地輸入到與非門NA2至NA5，與非門NA2至NA5之一將輸出信號轉變為低電平，其它與非門保持輸出信號為高電平。
鎖存電路6包括反相器INV7，存儲回路(memory loop)6a以存儲控制信號SVT，傳輸門或一個n溝道增強型場效應晶體管Mn18和一個p溝道增強型場效應晶體管Mp1的并聯組合，Mn18和Mp1連在反相器INV7和存儲回路6a及反相器INV8之間。反相器INV7產生一個互補控制信號SVTB，反相器IV8由控制信號φB產生一個互補控制信號φBB，控制信號φB傳輸到p溝道型場效應晶體管Mp1的柵極，互補控制信號φBB傳輸到n溝道型場效應晶體管Mn18的柵極。出于這一原因，p溝道型場效應晶體管Mp1和n溝道型場效應晶體管Mn18在接通狀態和截止態同時變化。在WE/CAS-Before-RAS定時情況下，控制信號φB變為激活低電平(見圖2B)，并導致傳輸門開通，通過或非門NR1和反相器INV9存儲回路6a得到互補，加電信號PON傳輸到或非門NR1的輸出節點，NOR門NOR1的輸出節點與反相器INV9的輸入節點連接，反相器INV9的輸出節點與或非門NR1的另一輸入節點連接，如上所述，當電源電壓Vdd達到某一值時，加電信號PON變為低電平，并且NOR門NR1運行，因此，表示自診斷功能的請求的一控制信號SVT被鉗位電路6在CAS-Before-RAS時間鉗位。
定時發生器7包括反相器INV和與非門NA6/NA7，或非門NR1傳輸控制信號SVT到與非門NA6的輸出節點和反相器INV10，反相器INV10產生一個互補控制信號SVTB，其來自控制信號SVT，并將互補控制信號SVTB傳輸到另一與非門NA7的輸入節點，在列地址脈沖信號CASB(見圖2B)的第二下降沿，產生控制信號φA，使與非門NA6/NA7運行，與非門NA6/NA7分別反相控制信號SVT或互補控制信號SVTB，互補性變化使能信號EBL1和EBL2處于待用低電平，這樣，在測試模式中，根據請求信號SV的電壓電位，在列地址脈沖信號CASB第二下降沿，定時控制電路7選擇性地改變使能信號EBL1/EBL2為現有低電平。
信號驅動器8包括4個或非門NR2/NR3/NR4/NR5，以及或非門NR2/NR3/NR4/NR5的輸出節點分別連接的反相器INV11/INV12，INV13/INV14，INV15/INV16和INV17/INV18的系列組合。使能信號EBL1傳輸到或非門NR2/NR3，另一使能信號EBL2傳輸到或非門NR4/NR5，或非門NR2/NR3或或非門NR4/NR5響應于相關的與非門NA2/NA3或NA4/NA5的輸出信號。利用解碼器5的輸出信號，測試控制信號TEST1，TEST2，TEST3和TEST4被選擇性地變化為激活高電平，例如，如果選擇信號ADK6/ADK7為低電平，請求信號SV為超電壓，在列地址脈沖信號CASB第二下降沿，在控制信號φA的作用下與非門NA6運行，選擇信號ADK6/ADK7使與非門NA2改變輸出信號為低電平，然后，或非門NR2使輸出信號為高電平，反相器INV12改變測試控制信號TEST1為激活高電平。
如上所述，現有的具有自診斷功能半導體集成電路在WE/CAS-Before-RAS定時進入測試模式，并在信號管腳T1為高壓狀態下被轉換為自診斷功能TEST1和TEST2，換句話說，現有半導體集成電路根據信號管腳T1的電壓電平及選擇信號ADK6/ADK7來選擇自診斷功能是否進行。無論是否有超電壓存在，現有的半導體集成電路都要配置決定信號管腳T1的電位電平的超電壓檢測電路3a。
該超電壓檢測電路不能直接測量超電壓，信號管腳T1的電位電平通過一系列負載晶體管Mn11至Mn13降低，與非門NA1的閾值調整到一確定的電平，該電平低于超電壓達3倍閾值Vth。然而n溝道型負載晶體管Mn11至Mn13的閾值并不總能調整到適當的值，如果制造過程有不希望的波動，n溝道型負載晶體管Mn11至Mn13可能有大于Vth的閾值，在這種情況下，盡管超電壓作用在信號管腳T1上，電壓電平大大下降，與非門NA1不能將輸出電平變為低電平，因此，現有的半導體存儲裝置不能實現要求的自診斷功能，現有的半導體存儲裝置執行另一診斷的功能，工作人員不注意該診斷功能的執行，這是現有半導體存儲裝置所固有的第一個問題。
另一問題是超電壓檢測電路的破壞。半導體集成電路裝置的晶體管已小型化，柵絕緣層極薄，這意味著晶體管元件如Mn11至Mn13在超電壓下極易毀壞，如果制造商限定超電壓大大高于正電源電壓，第一個問題解決了。然而這樣的超電壓極易于毀壞薄薄的柵絕緣層，這是第二個問題，在第一個問題和第二個問題之間存在一個折衷選擇。
本發明的主要目的是提供一種半導體集成電路裝置，其在超電壓情況下可確定執行自診斷功能而不毀壞元件。
為達到該目的，本發明提議輸出一控制信號，其表示信號管腳上施加有超電壓。
按照本發明提出的半導體集成電路裝置，其具有一測試模式和一標準模式，包括以標準模式執行正常工作和以測試模式自診斷的內部電路，有一產生信號的信號源和信號端口，一個超電壓檢測電路以檢測第一外部信號，看其是否超出正常的電壓范圍，并當第一外部信號超出正常的電壓范圍內產生第一控制信號，一個測試控制信號發生電路，其響應于第二外部信號，在存在第一控制信號情況時產生一個表示自診斷功能的測試進入信號，在沒有第一控制信號的情況時產生一個在第一電平和第二電平之間變化的第二控制信號，一個選擇器，其有一連接到信號源的第一端口，連接到超電壓檢測電路的第二端口，連接到信號端口的第三端口，并響應于第二控制信號以選擇性地傳送數據信號和第一控制信號到信號端口。
結合附圖以下面的描述中可更清楚地了解本發明半導體集成電路的特性和優點圖1表示半導體存儲裝置中的現有測試模式進入電路的框圖；圖2A為在標準執行模式下的現有半導體存儲裝置的特性的定時表；圖2B為在自診斷模式下的現有半導體存儲裝置的特性的定時表；圖3為現有技術的半導體存儲裝置中的超電壓檢測電路的電路圖；圖4為現有技術的半導體存儲裝置中的測試控制信號發生電路的電路圖；圖5為一框圖，給出本發明的半導體存儲裝置的電路分布；圖6為半導體存儲裝置中的測試信號發生電路的電路圖；圖7為半導體存儲裝置中的選擇器的電路圖；圖8A為表示進入測試模式的定時表；圖8B為表示超電壓存在的定時表；圖8C為退出測試模式的定時表。
參照圖5，體現本發明的半導體存儲裝置集成在一個半導體芯片20上，該半導體存儲裝置包括一存儲單元陣列21和周邊電路22，存儲單元陣列22由具有一晶體管和一電容器型的動態隨機存取存儲單元構成，數據比特分別以電荷的形式存儲在動態隨機存取存儲單元內。地址緩沖器22a包括行地址解碼器(未示出)，列地址解碼器(未示出)，字線驅動器(未示出)，列選擇器(未示出)，讀出放大器(未示出)，控制器(未示出)，它和數據緩沖器22b包括在周邊電路中。信號管腳T7，T8，T9和T10連接到控制器，列地址脈沖信號CAS，行地址脈沖信號RAS，可寫信號WE和輸出使能信號QE傳輸到信號管腳T7，T8和T9，其它信號管腳T11，T12，T13…T1n連接到地址緩沖器22a，一地址信號ADD被傳輸到信號管腳T11至T1n。周邊電路22從陣列22中選擇動態隨機存取存儲單元，并將所選擇的動態隨機存取存儲單元和數據端口23之間傳送數據位。動態隨機存取存儲單元和周邊電路對于熟悉本領域技術的人員是熟知的，這里不再作進一步的描述。周邊電路幫助從存儲單元陣列21中讀出數據和將數據寫入存儲單元陣列21，數據讀出和寫入的執行模式是標準模式。
半導體存儲裝置還包括測試控制器24以選擇性地執行測試功能，測試功能的執行模式稱作“測試模式”，測試控制器24包括超電壓檢測電路24a、測試控制信號發生電路3b和選擇器24c，信號管腳11同時與超電壓檢測電路24a和地址緩沖器22a連接，超電壓請求信號SV通過信號管腳T11傳輸到超壓檢測電路24a，超壓檢測電路24a在結構上類似于超壓檢測電路3a，這里不再進一步描述。
除門控信號STE的產生外，測試控制信號發生電路24b類似于測試控制信號發生電路3b，圖6給出測試控制信號發生電路24b的電路圖，測試控制信號發生電路24b包括解碼器24、信號驅動器24e、鎖存電路6和定時發生器7。鎖存電路6和定時發生器7前面已描述，元件標號與圖4相同。
與非門NA11被加到解碼器24d，互補選擇信號ADKB6和選擇信號ADK7傳送到與非門NA11的輸入節點，因此，當選擇信號ADK6為低電平和另一選擇信號ADK7為高電平時，與非門NA11產生激活低電平的輸出信號。
或非門NR11和反相器INV21/INV22的系列組合與信號驅動器8的電路元件一同包括在信號驅動器24e，與非門NA11的輸出節點與或非門NR11的輸入節點連接，使能信號EBL2傳送到或非門NR11的另一輸入節點。如果在激活低電平輸出使能信號OEB存在的情況下，選擇信號ADK6/ADK7表示請求處理以證實超電壓，或非門NR11和相關的反相器INV21/INV22轉變門控信號STE為激活高電平。
圖7給出選擇器24c的電路圖，選擇器24c包括三個傳輸門TG41，TG42和TG43，鎖存電路24g，與非門NA12/NA13和反相器INV24/INV25。每個傳輸門TG41至TG43由n溝道型場效應晶體管和p溝道型場效應晶體管的并聯組合實施，鎖存電路24g有兩個觸發器電路24h/24j，數據信號RWBST/RWBSN互補，并表示讀出數據比特。數據信號RWBST/RWBSN傳送到傳輸門TG41/TG42，控制信號SVT傳送到傳輸門TG43，傳輸門TG41/TG42直接與鎖存電路24g的觸發器電路24h/24j連接，傳輸門TG43通過反相器INV25連接到鎖存電路24g，反相器INV24由門控信號STE產生一個互補的門控信號STEB，門控信號STE和互補的門控信號STEB傳送到傳輸門TG41、TG42和TG43，鎖存電路24g為與非門NA12/NA13提供存儲信號，與非門NA12/NA13啟動激活高電平的輸出使能信號，并給數據緩沖器22b提供存儲信號。
門控信號STE和互補門控信號STEB導致傳輸門TG43和傳輸門TG41/TG42互補性地接通和斷開。當門控信號STE為激活高電平的，傳輸門TG41/TG4斷開，傳輸門TG43接通，通過反相器INV25將控制信號SVT傳送到觸發器電路24j，另一方而，當門控信號STE為低電平時，傳輸門TG43為斷開，傳輸門TG41/TG42接通，將數據信號RWBST/RWBSN傳送到觸發器電路24h/24j。
圖8A、8B和8C給出了本發明的半導體存儲裝置的特性，半導體存儲裝置在WE/CAS-Before-RAS定時進入測試模式，在時間t31列地址脈沖信號CASB和可寫信號WEB變為激活低電平，其后，在時間t32(見圖8A)行地址的沖信號RASB變為激活低電平，然后半導體存儲裝置進入測試模式。
為了檢測控制信號以判斷是否超電壓檢測電路24a確實檢測超電壓“HH”的請求信號，輸出使能信號OEB在時間t33變為激活低電平，選擇信號ADK6/ADK7分別變為低電平和高電平，然后，或非門NR11啟動信號EBL2，與非門NA11將輸出信號變為低電平。或非門NR11產生高電平的輸出信號，在時間t35反相器將門控信號變為激活高電平，然后傳輸門TG43接通，選擇器準備傳送控制信號SVT，這樣，半導體存儲裝置使選擇器準備傳送控制信號而不是超電壓“HH”信號，這時進入測試模式。
自診斷功能的請求信號SV被傳送到信號管腳T11，該信號為超過正電源電壓Vdd的超電壓“HH”，如果超電壓檢測電路24a檢測到超電壓“HH”，控制信號SVT在時間t42變為激活的高電平，并被傳送到選擇器24c，在時間t43輸出使能信號OEB變為激活的低電平，選擇器24c將控制信號SVT傳送到數據緩沖器22b，數據緩沖器22b在時間t44將信號管腳23的電位電平變為高電平，工作人員確認超電壓檢測信號24a的特性。
如果信號管腳23的電位電平為低電平，工作人員提高請求信號SV的電位電平直到信號管腳23為高電平，以這種方法，工作人員通過超電壓檢測電路24a能夠知道可檢測的最小超電壓，并在進入自診斷功能情況使用該最小超電壓，因此場效應晶體管的柵絕緣層極少毀壞。
進入自診斷功能TEST1/TEST2之中任何一個與現有技術相類似，為簡化這里不再描述。
為了從測試模式退出，在時間t51列地址脈沖信號CASB變為激活低電平，然后在時間t52行地址脈沖信號RASB變為激活低電平(見圖8C)，然后半導體存儲裝置從測試模式退出，退出時間可以是CAS-Before-RAS恢復時間。
由測試模式退出后，半導體存儲裝置的性能類似于標準模式的現有的半導體存儲裝置。
在上面描述的實施例中，存儲單元陣列21和周邊電路22作為一個整體構成內部電路，存儲單元(陣列2)作為數據源，請求信號SV作為第一外部信號，選擇信號AKD6/ADK7表示第二外部信號，控制信號SVT和門控信號STE分別作為第一控制信號和第二控制信號，測試控制信號TEST1/TEST2表示測試進入信號。
由前述已知，工作人員能夠確認進入自診斷功能，并在超電壓“HH”存在的情況下，使半導體存儲裝置確實執行自診斷功能，盡管閾值Vth很大，工作人員能夠確定要求的最小超電壓以進入自診斷功能，并使n溝道型負載晶體管極少毀壞。
雖然給出和描述了本發明的一個特定的實施例，很明顯對本領域的熟練人員，在不超出本發明的精神和范圍內能夠做出各種修改和變化。
例如，本發明可用于任何一種需自診斷功能的半導體集成電路裝置。
半導體存儲裝置在RAS-Only-Refresh時間可由測試模式中退出。
權利要求
1.一種具有測試模式和標準模式的半導體集成電路裝置，包括一內部電路(21/22)，其在所述標準模式下執行正常工作和在測試模式下進行自診斷，其有一產生數據信號的信號源(21)和信號端口(23)，一超電壓檢測電路(24a)，其檢查第一外部信號(SV)以判斷是否所述的第一外部信號超出規定的電壓范圍(Vdd-GND)，當所述的第一外部信號超出所述的規定的電壓范圍時，產生第一控制信號(SVT)；響應于第二外部信號(ADK6/ADK7)的測試控制信號發生電路(24b)，在所述的第一控制信號出現時，產生一表示自診斷功能的測試進入信號(TEST1/TEST2)，其特征在于還包括選擇器(24c)，其具有連接到所述信號源的第一端口，連接到所述超電壓檢測電路的第二端口和連接到所述信號端口的第三端口；該選擇器響應于來自所述控制信號發生電路的第二控制信號，選擇性地傳輸所述的數據信號和所述第一控制信號到所述信號端口。
2.如權利要求1所述的半導體集成電路，其特征在于所述的選擇器包括連接在所述信號源和所述信號端口之間并響應于所述第二控制信號的第一傳輸門單元(TG41/TG42)，以及連接在所述超電壓檢測電路和所述信號端口之間并響應于所述第二控制信號的第二傳輸門單元(TG43)，以在接通狀態和截止狀態之間切換，并與所述的第一傳輸門單元互補。
3.如權利要求2所述的半導體集成電路，其特征在于所述的信號源是存儲單元陣列(21)，所述的信號端口是輸出讀出數據信號的數據端口(23)。
4.如權利要求3所述的半導體集成電路，其特征在于所述的存儲單元陣列由動態隨機存取存儲單元實現。
5.如權利要求1所述的半導體集成電路，其特征在于所述的超電壓檢測電路包括一邏輯門(NA1)以產生所述的第一控制信號，連接在所述邏輯門的輸入節點和提供所述第一外部電壓的信號管腳之間的一系列負載晶體管(Mn11-Mn13)。
全文摘要
半導體動態隨機存取存儲裝置,在WE/CAS－Before－RAS時刻進入測試模式,在有超電壓(SV)情況下有選擇性地執行自診斷功能,當超電壓作用在信號管腳(T11)上時,超電壓檢測電路(24a)檢查電壓電平是否超過正電源電壓(V
文檔編號G01R31/28GK1201149SQ9810231
公開日1998年12月9日 申請日期1998年5月29日 優先權日1997年5月29日
發明者池上佳世子 申請人:日本電氣株式會社
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
