国产自产21区,亚洲97,免费毛片网,国产啪视频,青青青国产在线观看,国产毛片一区二区三区精品

動態測量處理器中的功耗的制作方法
【專利摘要】在一個實施例中，本發明包括具有多個獨立執行指令的核的處理器，至少部分地基于在核上發生的事件來測量處理器的第一功耗水平的第一傳感器，以及將第一功耗水平和第二功耗水平組合的混合邏輯。描述并且要求保護其他實施例。
【專利說明】動態測量處理器中的功耗

【技術領域】
[0001]本領域涉及在各種系統中使用的半導體器件。
[0002]背景
[0003]半導體加工和邏輯設計的發展已允許可存在于集成電路器件上的邏輯的量增加。因此，計算機系統配置已經從系統中的單個或多個集成電路進化至各個集成電路上的多個硬件線程、多個核、多個設備和/或完整的系統。此外，隨著集成電路密度增長，計算系統(從嵌入式系統到服務器)的功率需求也逐步提高。此外，軟件低效率及其對硬件的要求也已造成了計算設備能耗的提高。事實上，一些研究表明計算設備消耗了國家(諸如美國)的整個電力供應中的顯著百分比。因此，存在對與集成電路相關聯的能效和節能的關鍵需求。當服務器、桌面型計算機、筆記本、超級本、平板電腦、移動電話、處理器、嵌入式系統等變得甚至更為盛行(從包括在典型計算機、汽車和電視機中到包括在生物技術中)，這些需要將增加。
[0004]用于諸如處理器(同時在服務器和客戶機系統中使用)之類的集成電路的功率管理取決于對當前處理器功耗估計的準確測量。處理器的各組件可具有被調制以保持在特定功率極限內的電壓和頻率。由于超出功率約束是不合需要的，因此調整處理器總是保持在功率極限內。功率測量中的誤差可以被說明為安全帶，從而導致處理器性能可用的功率降低。
[0005]考慮具有100瓦特(W)功率極限的處理器，也被稱為熱設計功耗(TDP)，以及+/-5%的功率測量誤差。由于處理器必須保持在其功率極限以下，因此在測量到功耗為95W時處理器限制功率，使得5W不可用，因為要將其預留為安全帶。這一安全帶的大小直接與誤差量成正比。因此這些安全帶降低了可用功率。此外，不同類型的功率監控的不準確性可在低和高負載時變化。
[0006]附圖簡述
[0007]圖1是根據本發明一個實施例的系統框圖。
[0008]圖2是根據本發明實施例的方法流程圖。
[0009]圖3是根據本發明一個實施例的結合多個功耗水平計算的流程圖。
[0010]圖4是根據本發明實施例的用于執行基于相關性結合多個功率傳感器的方法流程圖。
[0011]圖5是根據本發明另一實施例的執行功率測量的方法流程圖。
[0012]圖6是根據本發明實施例的處理器框圖。
[0013]圖7是根據本發明另一實施例的多域處理器的框圖。
[0014]圖8是根據本發明實施例的系統框圖。
[0015]圖9是根據本發明一個實施例的具有點到點(PtP)互聯的多處理器系統框圖。
[0016]圖10是根據本發明一個實施例的部分連接的四核處理器系統框圖。
[0017]詳細描述
[0018]各實施例可用于提供對處理器的功率測量，該功率測量在處理器的所有負載水平是高度準確的。為此，各實施例可同時通過數字功率表和基于電壓調節器的電流傳感器來獲得信息，以通過這些傳感器信息確定功耗水平。具體而言，各實施例可基于通過這些多個功率傳感器獲得的傳感器信息生成組合的或混合的功率測量。以這一方式，可獲得更準確的功率測量。然后基于這一準確的功率測量，實現更大的功率余量。因此基于這一功率信息，可控制處理器在較高操作頻率和/或電壓上操作以實現在給定功率預算內更好的性倉泛。
[0019]現在參考圖1，示出了根據本發明的實施例的一部分系統的框圖。如圖1所示，系統100可包括各組件，包括示出為多核處理器的處理器110。處理器110可以通過外部電壓調節器160被耦合至電源150，該電壓調節器可執行第一電壓轉換以向處理器110提供初級經調節的電壓。
[0020]可以看到，處理器110可以是包括多個核120a- 120η的單管芯處理器。此外，每個核可與獨立的電壓調節器125a- 125η相關聯。相應地，可提供完全集成的電壓調節器(FIVR)實現以允許對每個獨立核的電壓以及因此對其功率和性能的細粒度控制。由此，每個核可以以獨立的電壓和頻率操作，使得更大的靈活性成為可能，并且提供了用于將功耗與性能平衡的廣泛機會。可以進一步看到，每個核120可包括至少一個事件計數器1220-122η以對核上發生的特定事件計數，該特定事件諸如使用特定核電路(例如，高功率電路)的指令等。根據本發明的實施例，這一事件信息可用于為數字功率表提供傳感器信息。注意到在某些實施例中，核自己可能包含數字功率表以使用這一信息生成該核的功耗水平，并且將這一信息通信至以下描述的功率控制單元。
[0021]還有，盡管為了便于示例僅為每個核示出單個事件計數器，但是可理解到本發明的范圍不限于這一點。例如，在其他實現中每個核可以存在多個事件計數器。每個計數器可被配置為計數在相應的核中執行給定類型指令的次數。例如，指令集體系結構(ISA)的所有指令可與這些計數器中的一個相關聯，其中基本相同功耗水平(例如，由于用于這一指令的執行的核的單元)的指令可與同一計數器相關聯或相扣。以這一方式，可實現基于正在核中執行的指令的對實際功耗相對準確的測量。在一個實施例中，這些計數器中的每一個可與通常對應于其相對功耗水平的給定權重值相關聯。因此在一個實施例中，數字功率表(DM)可基于對事件的計數，分配能量權重給每個事件，并且隨著溫度縮放而操作。各事件發生的速率是處理器動態功耗的指示符。
[0022]還理解到代替具有內部(核內部)數字功率表，可將來自(每個核的)每個事件計數器的加權計數信息提供給功率控制單元的邏輯，該功率控制單元可基于這一信息執行數字功率測量。此外，這一基于功率控制器的數字功率表可進一步從諸如非核或系統代理電路、接口電路、互聯接電路等處理器的其他部分接收信息。基于所有這些信息，這一數字功率表可生成對功耗相對準確的測量。注意到對于系統代理或非核電路，這些信息可與高速緩存訪問相關聯。對于互連電路，有關的帶寬可用作功耗的指示。類似地，對于接口電路，對發送和接收的數據分組數量的測量可以是功耗的良好代替物。盡管這一數字功率表可以是跨處理器的整個負載線相對準確的，但是為處理器中發生的各種操作和事件恰當地調整該表是非常困難的。相應地，根據本發明的實施例的混合功率表可提高準確性而不需要對數字功率表進行更復雜的調整。
[0023]仍然參考圖1，處理器內可存在額外的組件，包括輸入/輸出接口 132、另一接口134以及集成存儲器控制器136。可以看到，這些組件中的每一個可由另一集成電壓調節器125x供電。在一個實施例中，接口 132可根據Intel?快速通道互連(QPI)協議，該協議提供了包含包括物理層、鏈路層和協議層的多個層的高速緩存一致協議中的點到點(PtP)鏈路。進而，接口 134可根據快速外圍設備組件互連(PEIe?)規范，例如PCI Express?規范基礎規范版本2.0 (發布于2007年I月17日)。
[0024]還示出可包括執行關于處理器110的功率管理操作的硬件、軟件和固件的功率控制單元(P⑶)138。在各實施例中，P⑶138可包括執行上文所述的數字功率測量的邏輯。此外，P⑶138可包括執行根據本發明的實施例的混合功率測量的邏輯。此外，P⑶138可通過專用接口被耦合至外部電壓調節器160。以這一方式，P⑶138可指令電壓調壓器向處理器提供請求的經調節的電壓。此外，電壓調節器160可提供關于其電流傳遞至處理器的信息。在不同的實現中，電壓調節器160可將這一信息存儲在PCU訪問的電壓調節器的寄存器中。或者，位于電壓調節器160中或在電壓調節器160和PCU 138之間的路徑上的電流傳感器可提供這一信息。這一電流信息可由P⑶138的功率表邏輯使用以基于這一電流傳遞生成功耗水平。因此，基于電壓調節器的電流傳感器可直接測量由電壓調節器160供應給處理器的電流。乘以供應電壓，則可提供對處理器功耗的測量。
[0025]如將在下文所述，PCU 138中的邏輯可用于以包括上文所述以及其它方式中可能的多種方式，然后使用根據本發明的實施例的混合功率測量邏輯來計算功耗水平，基于這些單獨的功耗水平的組合來確定混合功耗水平。
[0026]盡管為了示例的簡單沒有示出，但是可理解到可在處理器110內存在額外的組件，諸如非核邏輯以及其它諸如內部存儲器之類的組件等，例如一層或多層的高速緩存存儲器層級結構等。此外，盡管在圖1的實現中用集成電壓調節器示出，但是各實施例不受此限制。
[0027]盡管下面的實施例是參照例如計算平臺或處理器的特定集成電路中的節能和能效來描述的，然而其它實施例適用于其它類型的集成電路和邏輯器件。在此描述的實施例的相似的技術和教導可適用于也可受益于更好能效和節能的其它類型的電路或半導體器件。例如，所披露的實施例不限于任何具體類型的計算機系統，并也可用于其它設備，例如手持設備、芯片上系統(SoC)以及嵌入式應用。手持設備的一些例子包括蜂窩電話、互聯網協議設備、數字相機、個人數字助理(PDA)和手持PC。嵌入式應用一般包括微控制器、數字信號處理器(DSP)、網絡計算機(上網本)、機頂盒、網絡集線器、廣域網(WAN)交換機或能執行下面教示的功能和操作的任何其它系統。此外，本申請中描述的裝置、方法和系統不限于物理計算設備，而是也涉及用于節能和能效的軟件優化。如將在以下描述中變得顯而易見的，本文描述的方法、裝置和系統的實施例(無論是關于硬件、固件、軟件還是它們的組合)對于“綠色技術”未來是至關重要的，諸如對于包含US經濟大部分的產品的節能和能量效率。現參照圖2，示出根據本發明實施例的方法流程圖。如圖2所示，方法200可由PCU的邏輯實現。具體而言，方法200可由能夠接收和處理來自多個功率傳感器的信息的PCU的混合功率測量邏輯實現。
[0028]在圖2中可看到，方法200可由從數字功率表接收傳感器信息開始(塊210)。如上文所述，在某些實施例中，這一數字功率表的至少部分可在P⑶內實現。通過這一傳感器信息，可計算處理器的第一功耗水平(塊220)。例如，邏輯可基于傳感器信息計算功耗水平。作為示例，這一數字功率表可提供各種信息，諸如指示在各個核上發生的事件(例如，指令被放入不同的計數器，各計數器根據它們相關的功耗被加權)以及處理器的其它電路(例如，由高速緩存活動、互連帶寬、接口活動等確定的)。可由此計算第一功耗水平。注意至IJ，在其它實施例中，第一功耗水平可從數字功率表本身接收。
[0029]仍然參考圖2，類似地可從電流傳感器處獲得傳感器信息，傳感器諸如測量由電壓調節器向處理器供應的電流的傳感器(塊230)。從向處理器提供功率的外部電壓調節器的內部硬件，到位于從電壓調節器到處理器的路徑上的電流感應電路(并且有可能在處理器本身的內部)，可存在這一電流傳感器的不同實現。通過這一傳感器信息，控制傳遞到塊240，其中可使用這一電流傳感器信息計算第二功耗水平。在一個實施例中，計算可通過將測量的電流乘以供應電壓實現，并且可因此確定功耗水平對應于:P = IV。
[0030]如在圖2中進一步所示，控制接著傳遞到塊250，其中可組合第一和第二功耗水平以獲得混合功耗水平。如將在下文進一步描述的，可出現組合這些不同的功耗水平的不同方式。該不同方式的范圍可以是從例如根據縮放的值來使用兩個功率水平，到基于處理器的負載水平選擇具體一個功耗水平，或者其它這些組合。
[0031]最終，控制傳遞到塊260，其中可基于這一混合功耗水平以及處理器的功耗極限來控制處理器的操作頻率和/或電壓。作為示例，一般的處理器可具有熱設計功率(TDP)，其與處理器能夠輸出的最大功耗對應(可由冷卻系統處理)。使用其作為最大值并且理解處理器的當前負載以及由此的當前功耗水平(即這一混合功耗水平)，除了在不考慮處理器正在負載線上何處執行的情況下獲得更準確的功率測量，還可能增加操作頻率和/或電壓從而獲得更好的性能而同時維持在功率預算內，即TDP0盡管在圖2的實施例中以這一高水平示出，但是可理解到本發明的范圍不限于這一點。
[0032]如所討論的，在不同的實施例中可出現不同的方式結合由不同傳感器確定的功耗水平。現在參考圖3，示出根據本發明實施例的組合多個功耗水平計算的一個實施例的流程圖。如在圖3中所看到的，方法300可由確定第一功耗水平(如上文所述第一功耗水平通過從數字功率表接收的傳感器信息生成)是否小于第一閾值開始。如果是，則這指示處理器正處于低負載操作，意味著正在進行相對較低的處理器使用(例如，如正在執行每周期相對較低數量的指令)。在這一低負載，數字功率表可提供比其它技術更準確的處理器功耗測量。相應地，控制在圖3中傳遞到塊315，其中這一第一功耗水平可用于控制操作頻率和/或電壓。
[0033]如果替代地這一第一功耗水平大于閾值，則控制傳遞到塊320，其中由于在較高負載水平基于電流的傳感器更為準確，因此可替代地使用第二功耗水平來控制操作頻率和/或電壓。盡管本發明的范圍不限于這一點，但是在某些實施例中，這一閾值水平可對應于在約為40%到60%的處理器使用之間的處理器負載水平，例如，對應于大約一半的處理器TDP 值。
[0034]同樣可出現組合由多個功率傳感器確定的功耗水平的其它方式。作為示例，可出現基于相關性的組合。采用這一方式，一個功耗水平可用于將相關性因子應用于其它功耗水平。例如假設給出DPM在低負載準確以及電流傳感器方法在較高負載更為準確，可通過執行低功率負載并獲得傳感器信息，且然后執行高功率負載并獲得傳感器信息來計算相關性因子。
[0035]現在參考圖4，示出根據本發明實施例的用于執行多個功率傳感器的基于相關性的組合的方法流程圖。如圖4所示，方法330可由控制處理器以用于低功率負載開始(塊335)。在一個實施例中，這一控制操作可在預定負載在處理器上執行的引導過程期間進行。在執行這一負載期間，控制傳遞到塊340，其中可使用來自數字功率表和電流傳感器的傳感器信息來計算第一和第二功耗水平。在其它實現中，不用執行可以是引導過程期間預定負載的低功率負載，替代地P⑶可控制處理器處于預定的低功率狀態，例如通過相應地控制核和處理器的其它電路，從而獲得處理器在這一低負載狀態時的傳感器信息。在一個實施例中，在任何事件中可如上文在圖2中所討論的進行計算。接著可確定并且基于這些功耗水平存儲偏置(塊345)。在一個實施例中,這一偏置可確定如下:
[0036]偏置=第一功耗水平-第二功耗水平。
[0037]在一個實施例中，對應于功耗水平之間差值的偏置可被存儲在例如PCU中存在的功率管理存儲中。盡管被描述為存儲在PCU的存儲內，但是可理解到本發明的范圍不限于這一點。例如，在其它實現中，這一偏置值(在下文中進一步討論的其它校準值)可被存儲在非易失性存儲中，例如與基本輸入/輸出系統(B1S)相關聯的非易失性存儲。
[0038]仍然參考圖4，控制接著傳遞到塊350，其中處理器可被控制為用于高功率負載。在執行同樣可在引導過程期間進行并且可對應于預定負載的這一高功率負載期間，至少可使用來自電流傳感器的傳感器信息來計算第二功耗水平(塊355)。控制接著傳遞到塊360，其中斜率可基于偏置和第二功耗水平(即從電流傳感器獲得的功耗水平)確定和存儲。在一個實施例中，這一斜率可根據以下確定:
[0039]斜率=(第二功耗水平-偏置)/第二功耗水平。注意到這一斜率可被存儲在功率管理存儲中。
[0040]如上文在圖4中所討論的這些操作可在引導過程期間執行。或者，例如當達到不同的處理器溫度水平時(例如當處理器溫度超過先前溫度的閾值數量時)或者在另一間隔，它們可在PCU的控制下執行，以響應用戶請求。在獲得這些斜率和偏置值之后，這些值可在正常操作期間使用。
[0041]現在參考圖5，示出根據本發明另一實施例的執行動態功率測量的方法流程圖。如圖5所示，方法370可用于使用這些存儲的值在正常操作期間測量功耗。如示，方法370可由從電流傳感器接收傳感器信息開始(塊375)。控制接著傳遞到塊380，其中可使用這一電流傳感器信息計算第二功耗水平。控制然后傳遞到塊385，其中可使用這一第二功耗水平以及斜率和偏置確定混合功耗水平。在一個實施例中，這一混合功耗水平可根據以下確定:
[0042]混合=第二功耗水平X斜率+偏置。
[0043]相應地，混合功耗水平可被確定并且可在塊390處被使用以控制處理器的操作頻率和/或電壓。盡管在圖4和圖5的實施例中以這一高水平示出，但是可理解到本發明的范圍不限于這一點。例如，在另一實現中，可執行計算以能夠將校正因子應用于根據數字功率表確定的功耗水平，其中校正因子使用來自數字功率表和電流傳感器的功耗水平獲得。并且可進一步理解到用于生成校正值和混合功水平的不同公式可在其它實施例中出現。
[0044]各實施例可在用于各種市場的處理器中實現，包括服務器處理器、臺式處理器、移動處理器等等。現在參照圖6，示出根據本發明實施例的處理器框圖。如圖6所示，處理器400可以是包括多個核410a - 410n的多核處理器。在一個實施例中，每一個這種核可具有獨立的功率域并且可被配置為基于工作負載進入和離開活動狀態和/或最大性能狀態。各種核可通過互連415被耦合至包括各組件的系統代理或非核420。如示，非核420可包括可以是末級高速緩存的分享高速緩存430。此外，非核可包括集成存儲器控制器440、各種接口 450以及功率控制單元455。
[0045]在各實施例中，功率控制單元455可包括根據本發明實施例的混合功率表邏輯459。如上文所述，這一功率表可從包括數字功率表和基于模擬或電流的傳感器的不同功率傳感器接收傳感器信息。注意到可能有不同的實現，諸如從多對這類傳感器中的每一對接收傳感器信息的混合功率表，例如其中每一對都與給定的核相關聯。。或者，數字功率表可存在于單獨的核(以及其它處理器電路)中，并且替代地基于單電流傳感器的功率表可存在于處理器中。當然還可能有這些實現的各變種。
[0046]基于從這些各類傳感器接收的信息，混合功率表邏輯459可用選定的方式組合傳感器信息以獲得處理器中非常準確的功耗測量。采用這一方式，處理器400可被配置為以距最大功耗水平非常小的安全帶操作，例如處理器的TDP水平。
[0047]進一步參考圖6，處理器400可通過存儲器總線與系統存儲器460通信。此外，通過接口 450，連接可以被建立至諸如各外圍設備、大容量存儲等離片組件。盡管在圖6的實施例中以這一具體實現示出，但是本發明的范圍不限于這一點。
[0048]現在參照圖7，示出根據本發明另一實施例的多域處理器框圖。如圖7的實施例所示，處理器500包括多個域。具體而言，核域510可包括多個核SlOc1- 510n,圖形域520可包括一個或多個圖形引擎，且系統代理域550也可存在。在某些實施例中，系統代理域550可以以與核域獨立的頻率執行，并且在所有時間保持開啟以處理功率控制事件和功率管理，以便于控制域510和520以動態地進入和離開低功率狀態。域510和520中的每一個都可以以不同的電壓和/或功率執行。注意到盡管僅以三個域示出，但是可理解到本發明的范圍不限于這一點并且額外的域可存在于其它實施例中。例如，可存在多個核域，每個核域包括至少一個核。
[0049]一般地，除了各執行單元和附加處理元件外每個核510還可包括低級高速緩存。進而，各個核可互相耦合并且被耦合至由末級高速緩存(LLC) 540。- 540n的多個單元形成的共享高速緩存存儲器。在各實施例中，LLC 540可在多個核及圖形引擎、以及各介質處理電路之間共享。如示，環形互連530從而將這些核耦合在一起，并且提供核、圖形域520以及系統代理電路550之間的互連。在一個實施例中，互連530可以是核域的一部分。但是在其它實施例中，環形互連可以是本身的域。
[0050]如進一步所示，系統代理域550可包括可向相關聯顯示提供控制以及接口的顯示控制器552。如進一步所示，系統代理域550可包括功率控制單元555，該功率控制單元可包括根據本發明實施例的混合功率表邏輯559以動態和準確地測量處理器中的功耗從而使得能夠在更高可用處理功率角度上實現更好的處理器性能。在各實施例中，這一邏輯可執行在上文圖2-5的一幅或多幅中所述的算法。
[0051]如圖7中進一步所見的，處理器500可進一步包括集成的存儲器控制器(MC) 570，它可向例如動態隨機存取存儲器(DRAM)之類的系統存儲器提供接口。可存在多個接口5800 - 580n以啟用處理器和其它電路間的互連。例如，在一個實施例中可提供至少一個直接媒體接口(DMI)接口以及一個或多個快速外圍設備組件互連(PCI Express?(PCIe?))接口。仍進一步，還可提供根據丨ntel?的快速通道互連(QPI)協議的一個或多個接口以提供諸如額外處理器或其它電路等其它代理之間的通信。盡管在圖7的實施例中以這一高水平示出，但是可理解到本發明的范圍不限于這一點。
[0052]各實施例可在許多不同的系統類型中實現。現在參照圖8，示出根據本發明實施例的系統框圖。如圖8所示，多處理器系統600是點對點互連系統，且包括經由點對點互連650耦合的第一處理器670和第二處理器680。如圖8所示，處理器670和680中的每一個都可以是多核處理器，包括第一和第二處理器核(即，處理器核674a和674b以及和處理器核684a和684b)，雖然潛在地更多核可以存在于處理器中。每個處理器可包括PCT或其它邏輯以執行本文所述的混合功率測量以及相應的操作頻率和/或電壓控制。仍參考圖8，第一處理器670還包括存儲器控制器中樞(MCH)672和點對點(P-P)接口 676和678。類似地，第二處理器680包括MCH 682和P-P接口 686和688。如圖8所示，MCH 672和682將處理器耦合到相應的存儲器，即存儲器632和存儲器634，這些存儲器可以是本地附連到相應處理器的系統存儲器(諸如，DRAM)的諸個部分。第一處理器670和第二處理器680可分別經由P-P互連652和654耦合至芯片組690。如圖8中所示，芯片組690包括P-P接口694 和 698。
[0053]此外，芯片組690包括用于通過P-P互連639將芯片組690與高性能圖形引擎638進行耦合的接口 692。芯片組690又可以通過接口 696耦合到第一總線616。如圖8所示，各種輸入/輸出(I/O)設備614以及總線橋接器618可以耦合到第一總線616，總線橋接器將第一總線616稱合到第二總線620。在一個實施例中，各種設備可稱合到第二總線620,包括例如鍵盤/鼠標622、通信設備626以及數據存儲單元628，如可包括代碼630的盤驅動器或其他大容量存儲設備。進一步地，音頻I/O 624可以耦合到第二總線620。各實施例可被并入其它類型的系統，包括諸如智能蜂窩電話之類的移動設備、平板計算、上網本、超極本計算機等。
[0054]圖9是根據使用QPI鏈路作為系統互連的給定高速緩存一致協議，與點對點(PtP)系統互連耦合的系統框圖。在所示實施例中，每個處理器710被耦合至兩個PtP鏈路725并且包括集成存儲器控制器715的一個實例，集成存儲器控制器715被進而耦合至系統存儲器720相應的本地部分。每個處理器可執行本文所述的混合功率測量以及相應的功率管理策略。使用一條鏈路將處理器耦合至輸入/輸出中樞(1H) 730，并且剩余的鏈路用于連接兩個處理器。
[0055]現在參照圖10，示出根據本發明另一實施例的系統框圖。如圖10所示，系統800可以是部分連接的四核處理器系統，其中每個處理器810(每個處理器都可以是多核多域處理器)經由PtP鏈路被耦合至每個另外的處理器，并且經由存儲器互連被耦合至存儲器(例如動態隨機存取存儲器(DRAM)) 820的本地部分，該存儲器互連被耦合至相應處理器的集成存儲器控制器815。在圖10的部分連接系統中，注意到存在兩個1Hs 830和840，以便于處理器SlOci和SlO1被直接耦合至1H 830以及類似地處理器812和813被直接耦合至 10H840。
[0056]在一方面，處理器包括多個獨立執行指令的核，至少部分地基于在核上發生的事件來測量處理器的第一功耗水平的第一傳感器，以及基于向處理器提供的動態電流將第一功耗水平和第二功耗水平組合的混合邏輯。為此，在處理器中包括或耦合至處理器的功率控制器可基于這一組合的功耗水平以及處理器的功率極限控制處理器的操作頻率和電壓中的至少一個。
[0057]在另一方面，方法包括在處理器的第一邏輯中從處理器的數字功率表接收傳感器信息，并且使用這一傳感器信息計算處理器的第一功耗水平；在該邏輯中從被配置為測量由耦合至處理器的電壓調節器傳遞的電流的電流傳感器接收傳感器信息，并使用來自電流傳感器的傳感器信息計算處理器的第二功耗水平；以及在第一邏輯中組合第一和第二功耗水平以獲得處理器的混合功耗水平。根據這一信息和處理器的功率極限，可控制處理器的操作頻率和/或電壓。
[0058]還有另一方面包括具有多核處理器和系統存儲器的系統。各個核中的每一個核都可包括對核上發生的事件計數的一個或多個事件計數器、基于計數信息計算第一功耗水平的數字功率表、基于從電壓調節器傳遞至處理器的電流計算第二功耗水平的第二功率表、以及包括使用第一和第二功耗水平生成處理器的組合的功耗水平的邏輯的功率控制器。
[0059]在另一方面，處理器裝置包括執行裝置，每個執行裝置用于獨立執行指令、用于至少部分地基于執行裝置上發生的事件測量處理器裝置的第一功耗水平的傳感器裝置、以及用于將基于向處理器裝置提供的動態電流確定的處理器裝置的第一功耗水平和第二功耗水平組合的裝置。進而，可基于組合的第一和第二功耗水平以及處理器裝置的功率限制通過控制器裝置控制處理器裝置的操作頻率和/或電壓。
[0060]各實施例可在許多不同類型的系統中使用。例如，在一個實施例中，通信設備可以被安排為執行在此所述的各個方法和技術。當然，本發明的范圍不限于通信設備，而是其他實施例可以針對用于處理指令的其他類型的裝置或者包括指令的一個或多個機器可讀介質，所述指令響應于在計算設備上被執行而致使該設備執行在此所述的方法和技術中一個或多個。
[0061]實施例可以代碼的形式實現，而且可存儲在其上存儲有可用于對系統編程以執行這些指令的非臨時存儲介質上。存儲介質可包括但不限于:包括軟盤、光盤、固態驅動器(SSD)、壓縮盤只讀存儲器(⑶-ROM)、可重寫壓縮盤(⑶-RW)以及磁光盤的任何類型的磁盤；諸如只讀存儲器(ROM)、諸如動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)之類的隨機存取存儲器(RAM)、可擦寫可編程只讀存儲器(EPROM)、閃存、電可擦寫可編程只讀存儲器(EEPROM)之類的半導體器件；磁卡或光卡，或適合于存儲電子指令的任何其他類型的介質。
[0062]雖然已經針對有限個實施例描述了本發明，但本領域技術人員將會理解從中得出的多種修改和變化。所附權利要求旨在覆蓋落入本發明的真實精神和范圍中的所有這些修改和變化。
【權利要求】
1.一種處理器，包括: 多個核，用于獨立執行指令； 第一傳感器，用于至少部分地基于在多個核上發生的多個事件測量處理器的第一功耗水平；以及 混合邏輯，用于組合基于向處理器提供的動態電流確定的處理器的第一功耗水平和第二功耗水平。
2.如權利要求1所述的處理器，其特征在于，還包括功率控制器，用于基于所組合的第一和第二功耗水平以及處理器的功率極限控制處理器的操作頻率和電壓中的至少一個。
3.如權利要求2所述的處理器，其特征在于，所述功率控制器在第一功耗水平小于閾值時使用第一功耗水平控制操作頻率和電壓中的至少一個，否則使用第二功耗水平控制操作頻率和電壓中的至少一個。
4.如權利要求1、2或3所述的處理器，其特征在于，所述第一傳感器包括用于從與多個核中每一個相關聯的多個事件計數器接收計數器信息并且基于計數器信息測量第一功耗水平的邏輯。
5.如權利要求1、2或3所述的處理器，其特征在于，所述混合邏輯通過以下組合第一功耗水平和第二功耗水平: 使用第一功耗水平和第二功耗水平生成第一校正因子；以及 使用第二功耗水平和第一校正因子生成第二校正因子。
6.如權利要求5所述的處理器，其特征在于，所述混合邏輯使用第二功耗水平以及第一和第二校正因子確定混合功耗水平。
7.如權利要求1、2或3所述的處理器，其特征在于，所述混合邏輯在處理器上執行低功率負載且使用來自第一傳感器的傳感器信息和動態電流分別計算第一和第二功耗水平，并且確定和存儲基于第一和第二功耗水平的偏置。
8.如權利要求7所述的處理器，其特征在于，所述混合邏輯在處理器上執行高功率負載且使用動態電流計算第二功耗水平，并且確定和存儲基于偏置和第二功耗水平的斜率。
9.如權利要求8所述的處理器，其特征在于，所述混合邏輯接收動態電流且使用動態電流計算第二功耗水平，并且使用第二功耗水平、斜率和偏置確定混合功耗水平。
10.一種方法，包括: 在處理器的第一邏輯中，接收來自處理器的數字功率表的傳感器信息，并且使用來自數字功率表的傳感器信息計算處理器的第一功耗水平； 在第一邏輯中，接收來自被配置為測量由耦合至處理器的電壓調節器傳遞的電流的電流傳感器的傳感器信息，并且使用來自電流傳感器的傳感器信息計算處理器的第二功耗水平；以及 在第一邏輯中，組合第一和第二功耗水平以獲得處理器的混合功耗水平。
11.如權利要求10所述的方法，其特征在于，還包括基于所述混合功耗水平和處理器的功率極限控制處理器的操作頻率和電壓中的至少一個。
12.如權利要求11所述的方法，其特征在于，組合第一和第二功耗水平包括: 如果第一功耗水平小于閾值，則使用第一功耗水平控制操作頻率和電壓中的至少一個；以及 否則，使用第二功耗水平控制操作頻率和電壓中的至少一個。
13.如權利要求11所述的方法，其特征在于，組合第一和第二功耗水平包括: 使用第一功耗水平和第二功耗水平生成第一校正因子；以及 使用第二功耗水平和第一校正因子生成第二校正因子。
14.如權利要求13所述的方法，其特征在于，還包括使用所述第二功耗水平以及第一和第二校正因子確定混合功耗水平。
15.如權利要求14所述的方法，其特征在于，還包括基于所述混合功耗水平控制處理器的操作頻率和電壓中的至少一個。
16.—種系統,包括: 包括多個獨立執行指令的核的多核處理器，所述多個核中的每一個核都包括對核上發生的事件計數的至少一個事件計數器、基于來自事件計數的信息計算第一功耗水平的數字功率表、基于從電壓調節器傳遞至多核處理器的電流計算第二功耗水平的第二功率表、以及包括使用第一和第二功耗水平生成多核處理器組合的功耗水平的第一邏輯的功率控制器； 耦合至多核處理器以向多核處理器提供經調節的電壓的電壓調節器；以及 耦合至多核處理器的動態隨機存取存儲器(DRAM)。
17.如權利要求16所述的系統，其特征在于，所述第一邏輯用以: 導致低功率負載水平在多核處理器上發生以及在低功率負載水平期間計算第一和第二功耗水平；以及 確定和存儲基于第一和第二功耗水平的偏置。
18.如權利要求17所述的系統，其特征在于，所述第一邏輯用以: 導致高功率負載水平在多核處理器上發生以及在高功率負載水平期間計算第二功耗水平；以及 確定和存儲基于偏置和第二功耗水平的斜率。
19.如權利要求18所述的系統，其特征在于，所述第一邏輯在系統正常操作期間接收第二功耗水平并且使用第二功耗水平、斜率和偏置確定混合功耗水平。
20.一種通信設備，所述通信設備被安排為執行權利要求11、12、13、14或15所述的方法。
21.至少一種包括多個指令的機器可讀介質，所述指令響應于在計算設備上的執行，導致計算設備執行根據權利要求11、12、13、14或15中任一項所述的方法。
22.一種用于處理指令的裝置，所述裝置被配置為執行權利要求11、12、13、14或15中任一項所述的方法。
23.一種裝置，所述裝置包括用于執行權利要求11、12、13、14或15中任一項所述的方法的裝置。
24.—種處理器裝置，包括: 多個執行裝置，每一個執行裝置用于獨立執行指令； 第一傳感器裝置以用于至少部分地基于在多個執行裝置上發生的多個事件測量處理器裝置的第一功耗水平；以及 用于組合基于向處理器裝置提供的動態電流確定的處理器裝置的第一功耗水平和第二功耗水平的裝置。
25.如權利要求24所述的處理器裝置，其特征在于，還包括控制器裝置，以用于基于所組合的第一和第二功耗水平以及處理器裝置的功率極限控制處理器裝置的操作頻率和電壓中的至少一個。
26.如權利要求24或25所述的處理器裝置，其特征在于，還包括調節器裝置，以用于向處理器裝置提供經調節的電壓，所述調節器裝置還向處理器裝置提供動態電流水平。
【文檔編號】G01R31/28GK104204825SQ201280072149
【公開日】2014年12月10日 申請日期:2012年3月30日 優先權日:2012年3月30日
【發明者】A·萬瑪, K·V·西斯特拉, M·T·羅蘭德, V·加吉, J·S·波恩斯 申請人:英特爾公司