專利名稱：一種新型壓阻式壓力傳感器及其制備方法
技術領域：
本發明涉及一種壓力傳感器及其制備方法，更確切地說，涉及一種利用SOI(Silicon-On-Insulator，絕緣襯底上硅)材料制作的無膜壓阻式壓力傳感器及其制備方法。
背景技術：
人類已進入信息時代，傳感器作為各類信息的采集裝置其重要性不言而喻。而微電子和微機械加工技術的迅猛發展更是極大地推動了傳感器技術的進步，并大大擴展了傳感器的應用范圍。作為最重要的一類微電子機械系統(MEMS)產品，半導體壓力傳感器廣泛應用于工業自動化、航空航天、石油測井、汽車發動機等諸多領域。目前，壓阻式壓力傳感器多采用硅杯結構，在壓力作用下傳感器應力膜發生彈性形變，通過壓敏電阻的變化感知，并進而獲得輸出。
但是硅杯結構也存在如下問題(1)由于應力膜片的質量輕，造成傳感器的響應速度低，諧振頻率通常只在千赫茲左右，限制了傳感器的應用；(2)由于大尺寸襯底材料厚度的不均勻性和表面光滑度的限制，利用各向異性腐蝕工藝刻蝕工藝制備的硅杯很難實現不同傳感器應力膜厚度的一致性，而應力膜的質量是決定傳感器諸多特性的關鍵因素，從而造成傳感器間性能差異較大；(3)深度各向異性腐蝕工藝難以與互補金屬氧化物半導體(CMOS)集成電路平面工藝兼容。
發明內容
為了克服硅杯型壓阻式壓力傳感器存在的問題，本發明公開的技術方案提出了一種充分利用SOI材料特殊結構，并利用玻璃質量塊和閉合框結構實現壓力倍增效應以消除應力膜的新型壓阻式無膜壓力傳感器，具有諧振頻率高，工作溫區寬、工藝簡單且一致性好，與CMOS集成電路平面工藝兼容等特點。
本發明一種新型壓阻式壓力傳感器，包括內引線1、封裝外套2、外引線3、引線孔13、襯底和壓敏電阻，在所述襯底上設置有閉合框結構壓敏電阻9、10和條狀壓敏電阻11、12，所述四個壓敏電阻形成惠斯通(Wheatstone)全橋互連結構，在所述引線孔中濺射有鋁，在所述閉合框壓敏電阻的頂部設置有電子玻璃質量塊4。
所述的襯底由下層的硅基體5和設置于硅基體上的SiO2埋層8組成。
所述的壓敏電阻由上層的熱氧化生長SiO2層6和設置于所述熱氧化生長SiO2層下面的經過摻雜的硅薄膜層7組成。所述的SiO2埋層8上面設置有經過摻雜的硅薄膜層7。
SOI材料是在頂層硅膜和硅襯底之間引入了一層埋層氧化物。通過在絕緣體上形成半導體薄膜，SOI材料具有體硅所無法比擬的優點即可通過絕緣介質實現集成電路中元器件的電隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應。采用這種材料制成的集成電路還具有抗輻射、寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小以及特別適用于低壓低功耗電路等優勢。
根據壓力傳感器技術指標要求，利用SOI材料表面硅膜，采用外延、擴散或離子注入方法、光刻、等離子刻蝕等工藝，制作閉合框結構壓敏電阻與條狀壓敏電阻，并直接形成惠斯通全橋互連結構。在兩閉合框壓敏電阻表面通過靜電封接工藝安裝電子玻璃質量塊。受壓后，作用在玻璃質量塊上的壓力將對其下方的閉合框產生壓強倍增效應，從而較大地改變閉合框壓敏電阻阻值。條狀壓敏電阻直接受外壓力作用，阻值變化較小，起到參考電阻作用，從而形成集優良靜、動態特性和溫度特性于一身的無膜結構半導體壓力傳感器。
由于采用SOI材料和刻蝕工藝制作閉合框結構壓敏電阻與條狀壓敏電阻，并直接組成惠斯通全橋互連結構，在壓力傳感器中不存在“硅杯”，所以這種新型壓力傳感器的輸出靈敏度取決于閉合框所包圍面積與框面積之比，諧振頻率取決于電子玻璃質量塊的質量，而二氧化硅埋層在壓敏電阻和硅基體之間起到了有效的電隔離作用，可確保傳感器可靠地工作在高溫環境中。
本發明的一種制備新型壓阻式壓力傳感器的方法，按照下述步驟進行(1)采用離子注入或擴散工藝，對SOI材料表面硅膜進行摻雜；(2)將SOI材料進行表面熱氧化；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金；(7)劃片后，將電子玻璃質量塊靜電封接在閉合框結構壓敏電阻的表面；(8)測試，封裝。
本發明的一種制備新型壓阻式壓力傳感器的方法在進行第一步摻雜之前，可以根據壓力傳感器技術指標要求，將SOI材料表面硅膜外延至合適厚度，如2μm-5μm。。
步驟(1)所述的擴散摻雜工藝為預淀積溫度960-980℃，再分布溫度1100-1200℃，時間50-90分鐘。
步驟(2)所述的熱氧化表面硅膜生長SiO2層的工藝為溫度1100-1200℃，時間10-30分鐘，厚度為300-350nm。
步驟(6)所述的濺射鋁后合金的工藝為溫度400-450℃，時間30-50分鐘。
步驟(7)所述靜電封接的工藝為電壓1100-1200V，溫度300-400℃，時間20-40分鐘。
本發明的技術方案具有以下的有益效果(1)放棄了壓阻式壓力傳感器中傳統的應力膜結構，使制作工藝大為簡化，并與CMOS集成電路平面工藝兼容。
(2)玻璃質量塊的存在確保了壓力傳感器具有較高的諧振頻率，大大改善了傳感器的動態性能。傳統硅杯型壓阻式壓力傳感器由于存在應力膜結構，其諧振頻率通常在千赫茲左右，而采用SOI材料的無膜結構壓力傳感器的諧振頻率可高達數百千赫茲。
(3)利用玻璃質量塊和閉合框結構將壓強倍增后傳遞給壓敏電阻。可通過調節閉合框結構與尺寸、玻璃質量塊結構與尺寸獲得較高靈敏度。
(4)采用SiO2埋層作為壓敏電阻與襯底之間的電隔離，可確保傳感器可靠地工作在高溫環境中。
(5)由于壓力傳感器的輸出靈敏度等特性不再由應力膜厚度決定，因此產品性能的一致性得到保證。
(6)傳感器中的壓敏電阻和襯底均由SOI材料直接形成；光刻形成壓敏電阻的同時直接形成四電阻的惠斯通全橋互連結構，消除了金屬連線，進一步簡化了傳感器的制作工藝。
圖1壓阻式壓力傳感器的產品示意圖；圖2壓阻式壓力傳感器中壓敏電阻形成四電阻的惠斯通全橋互連結構示意圖；圖3制備壓阻式壓力傳感器的方法流程圖；圖4SOI材料結構示意圖；圖5摻雜后的SOI材料結構示意圖；圖6表面熱氧化的SOI材料結構示意圖；圖7經過光刻和等離子刻蝕的SOI材料結構示意圖；圖8光刻引線孔的材料結構示意圖；圖9濺射鋁、合金后的材料結構示意圖；圖10經過加工后的SOI材料與玻璃質量塊的靜電封接結構示意圖；圖11壓阻式壓力傳感器中壓敏電阻靜電封接玻璃質量塊的俯視示意圖。
具體實施例方式
下面結合具體實施例進一步說明本發明的技術方案。
實施例1采用4英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)外延使表面硅膜厚度達到2μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度980℃；再分布溫度1100℃，時間60分鐘，壓敏電阻的表面摻雜濃度為5×1019cm-3；(3)熱氧化表面硅膜生長SiO2，溫度1100℃，時間20分鐘，厚度為320nm；
(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度420℃，時間30分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度360℃，電壓1100V，時間30分鐘；(9)測試，引線鍵合，完成封裝。
制備的新型壓阻式壓力傳感器，包括內引線1、封裝外套2、外引線3、引線孔13、襯底和壓敏電阻，在所述襯底上設置有閉合框結構壓敏電阻9、10和條狀壓敏電阻11、12，所述四個壓敏電阻形成惠斯通全橋互連結構，在所述引線孔中濺射有鋁，在所述閉合框壓敏電阻的頂部設置有電子玻璃質量塊4。所述的襯底由下層的硅基體5和設置于硅基體上的SiO2埋層8組成。所述的壓敏電阻由上層的熱氧化生長SiO2層6和設置于所述熱氧化生長SiO2層下面的經過摻雜的硅薄膜層7組成。所述的SiO2埋層8上面設置有經過摻雜的硅薄膜層7。
當傳感器受壓后，作用在玻璃質量塊上的壓力將對其下的閉合框產生壓強倍增效應，從而較大地改變閉合框壓敏電阻阻值。條狀壓敏電阻直接受外壓力作用，阻值變化較小，起到參考電阻作用，從而形成具有優良靜、動態特性和溫度特性的無膜結構半導體壓力傳感器。由于采用SOI材料和刻蝕工藝，直接制作閉合框結構壓敏電阻與條狀壓敏電阻，組成惠斯通全橋互連結構，在壓力傳感器中不存在“硅杯結構”，所以這種新型壓力傳感器的輸出靈敏度取決于閉合框包圍面積和框面積之比，諧振頻率取決于電子玻璃質量塊的質量，而二氧化硅埋層在壓敏電阻和硅基體之間起到了有效的電隔離作用，可確保傳感器可靠地工作在高溫環境中。此外，可以通過控制加工工藝達到對產品尺寸的控制，實現不同的輸出靈敏度和諧振頻率。
實例尺寸襯底的長寬和厚度為1000μm×700μm×500μm；閉合框壓敏電阻尺寸為350μm×350μm；閉合框壓敏電阻和條狀壓敏電阻的寬度為10μm；玻璃質量塊尺寸為800μm×400μm×400μm。
實施例2采用5英寸表面硅膜為p型的SOI晶圓制備壓力傳感器(1)外延使表面硅膜厚度達到5μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度960℃；再分布溫度1200℃，時間90分鐘，電阻摻雜濃度為6×1019cm-3；(3)熱氧化表面硅膜生長SiO2層，溫度1100℃，時間10分鐘，厚度為300nm；(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；
(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度400℃，時間35分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度400℃，電壓1100V，時間20分鐘；(9)測試，引線鍵合，完成封裝。
實施例3采用4英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)外延使表面硅膜厚度達到4μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度960℃；再分布溫度1100℃，時間50分鐘，電阻摻雜濃度為3×1019cm-3；(3)熱氧化表面硅膜生長SiO2層，溫度1200℃，時間30分鐘，厚度為350nm；(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度450℃，時間50分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度300℃，電壓1200V，時間40分鐘；(9)測試，引線鍵合，完成封裝。
實施例4采用5英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)外延使表面硅膜厚度達到3μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度980℃；再分布溫度1200℃，時間90分鐘，電阻摻雜濃度為7×1019cm-3；(3)熱氧化表面硅膜生長SiO2層，溫度1200℃，時間10分鐘，厚度為300nm；(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度430℃，時間40分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度300℃，電壓1200V，時間20分鐘；(9)測試，引線鍵合，完成封裝。
實施例5
采用5英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)外延使表面硅膜厚度達到5μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度970℃；再分布溫度1150℃，時間80分鐘，電阻摻雜濃度為5.5×1019cm-3；(3)熱氧化表面硅膜生長SiO2層，溫度1150℃，時間20分鐘，厚度為310nm；(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度410℃，時間45分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度380℃，電壓1200V，時間35分鐘；(9)測試，引線鍵合，完成封裝。
實施例6采用3英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度970℃；再分布溫度1150℃，時間80分鐘，電阻摻雜濃度為5.5×1019cm-3；(2)熱氧化表面硅膜生長SiO2層，溫度1150℃，時間20分鐘，厚度為310nm；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金的工藝為溫度410℃，時間45分鐘；(7)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度380℃，電壓1200V，時間35分鐘；(8)測試，引線鍵合，完成封裝。
實施例6采用3英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度980℃；再分布溫度1100℃，時間60分鐘，電阻摻雜濃度為5×1019cm-3；(2)熱氧化表面硅膜生長SiO2層，溫度1100℃，時間10分鐘，厚度為300nm；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金的工藝為溫度420℃，時間30分鐘；(7)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度360℃，電壓1100V，時間30分鐘；(8)測試，引線鍵合，完成封裝。
實施例7采用4英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度960℃；再分布溫度1200℃，時間90分鐘，電阻摻雜濃度為6×1019cm-3；(2)熱氧化表面硅膜生長SiO2層，溫度1200℃，時間30分鐘，厚度為350nm；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金的工藝為溫度400℃，時間30分鐘；(7)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度400℃，電壓1200V，時間50分鐘；(8)測試，引線鍵合，完成封裝。
實施例8采用3英寸表面硅膜為P型的SOI晶圓制備壓力傳感器(1)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度960℃；再分布溫度1100℃，時間50分鐘，電阻摻雜濃度為3×1019cm-3；(2)熱氧化表面硅膜生長SiO2層，溫度1200℃，時間30分鐘，厚度為350nm；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金的工藝為溫度450℃，時間50分鐘；(7)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度300℃，電壓1200V，時間40分鐘；(8)測試，引線鍵合，完成封裝。
實施例9采用5英寸表面硅膜為n型的SOI晶圓制備壓力傳感器
(1)外延使表面硅膜厚度達到3μm；(2)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度980℃；再分布溫度1200℃，時間90分鐘，電阻摻雜濃度為4×1019cm-3；(3)熱氧化表面硅膜生長SiO2層，溫度1100℃，時間10分鐘，厚度為300nm；(4)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(6)光刻引線孔；(7)濺射鋁，合金的工藝為溫度400℃，時間50分鐘；(8)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度300℃，電壓1100V，時間40分鐘；(9)測試，引線鍵合，完成封裝。
實施例10采用3英寸表面硅膜為n型的SOI晶圓制備壓力傳感器(1)采用擴散工藝對SOI材料表面硅膜進行硼摻雜，預淀積溫度980℃；再分布溫度1200℃，時間90分鐘，電阻摻雜濃度為4×1019cm-3；(2)熱氧化表面硅膜生長SiO2層，溫度1200℃，時間20分鐘，厚度為340nm；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金的工藝為溫度450℃，時間30分鐘；(7)劃片、初測后，電子玻璃質量塊與閉合框結構壓敏電阻靜電封接，溫度400℃，電壓1200V，時間20分鐘；(8)測試，引線鍵合，完成封裝。
本發明的制備方法，壓敏電阻和襯底由SOI材料母體形成，方法簡易可行，可以根據原料SOI材料的結構不同，靈活改變方法的具體參數，實現壓力傳感器的制備，例如當原料SOI材料的表面硅薄膜厚度合適，可以不進行外延工藝；為獲得不同尺寸的壓敏電阻和襯底，可以按照不同的尺寸加工SOI材料和刻蝕壓敏電阻，以使其符合相應的尺寸要求；為了獲得較好的電導性能，往往選取表面硅膜為P型的SOI晶圓進行制備，但是本發明的方法可以通過改變加工的參數(離子注入或者擴散工藝)，實現對表面硅膜為n型的SOI晶圓的摻雜，從而進一步制備壓力傳感器。本發明的制備方法中也可以采用傳統的離子注入工藝，對SOI材料進行摻雜，在其余工藝相同的條件下，進行熱氧化生長、光刻、等離子刻蝕、光刻引線孔、濺射、合金、靜電封接和封裝步驟，制備出壓力傳感器。
權利要求
1.一種新型壓阻式壓力傳感器，包括內引線[1]、封裝外套[2]、外引線[3]、引線孔[13]、襯底和壓敏電阻，其特征在于，在所述襯底上設置有閉合框結構壓敏電阻[9]、[10]和條狀壓敏電阻[11]、[12]，所述四個壓敏電阻形成惠斯通全橋互連結構，在所述引線孔中濺射有鋁，在所述閉合框壓敏電阻的頂部設置有電子玻璃質量塊[4]。
2.根據權利要求1所述的一種新型壓阻式壓力傳感器，其特征在于，所述的襯底由下層的硅基體[5]和設置在硅基體上面的SiO2埋層[8]組成。
3.根據權利要求1所述的一種新型壓阻式壓力傳感器，其特征在于，所述的壓敏電阻由上層的熱氧化生長SiO2層[6]和設置于所述熱氧化生長SiO2層下面的經過摻雜的硅薄膜層[7]組成，所述的經過摻雜的硅薄膜層[7]位于襯底的上面。
4.一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，按照下述步驟進行(1)采用離子注入或擴散工藝，對絕緣襯底上的硅材料的表面硅膜進行摻雜；(2)將絕緣襯底上的硅材料進行表面熱氧化；(3)采用光刻技術刻除除閉合框和條狀電阻外其它區域的熱氧化生長的SiO2層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(4)采用等離子刻蝕技術刻除除閉合框和條狀電阻外其它區域的經過摻雜的硅薄膜層，形成閉合框結構壓敏電阻、條狀壓敏電阻以及惠斯通全橋互連結構；(5)光刻引線孔；(6)濺射鋁，合金；(7)劃片后，將電子玻璃質量塊靜電封接在閉合框結構壓敏電阻的表面；(8)測試，封裝。
5.根據權利要求4所述的一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，步驟(1)所述的擴散摻雜工藝為預淀積溫度960-980℃，再分布溫度1100-1200℃，時間50-90分鐘。
6.根據權利要求4所述的一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，在步驟(1)所述的摻雜之前，將絕緣襯底上的硅材料的表面硅膜外延至2μm-5μm。
7.根據權利要求4所述的一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，步驟(2)所述的熱氧化表面硅膜生長SiO2層的工藝為溫度1100-1200℃，時間10-30分鐘，厚度為300-350nm。
8.根據權利要求4所述的一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，步驟(6)所述的濺射鋁后合金的工藝為溫度400-450℃，時間30-50分鐘。
9.根據權利要求4所述的一種制備如權利要求1所述的一種新型壓阻式壓力傳感器的方法，其特征在于，步驟(7)所述靜電封接的工藝為電壓1100-1200V，溫度300-400℃，時間20-40分鐘。
全文摘要
本發明新型壓阻式壓力傳感器，包括內引線、封裝外套、外引線、引線孔、襯底和壓敏電阻，在所述襯底上設置有閉合框結構壓敏電阻和條狀壓敏電阻，所述四個壓敏電阻形成惠斯通全橋互連結構，在所述引線孔中濺射有鋁合金，在所述閉合框壓敏電阻的表面設置有電子玻璃質量塊。其制備方法，按照下述步驟進行(1)摻雜；(2)表面熱氧化；(3)光刻蝕和等離子刻蝕技術加工；(4)光刻引線孔；(5)濺射鋁合金；(6)靜電封接電子玻璃質量塊；(7)測試，封裝。本發明的技術方案使制作工藝大為簡化，并與CMOS集成電路平面工藝兼容，具有較高的諧振頻率，能在高溫環境中工作，產品性能的一致性得到保證。
文檔編號G01L9/06GK101082525SQ200710057860
公開日2007年12月5日 申請日期2007年7月6日 優先權日2007年7月6日
發明者張為, 李丹 申請人:天津大學
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
