国产自产21区,亚洲97,免费毛片网,国产啪视频,青青青国产在线观看,国产毛片一区二区三区精品

專利名稱：具有多個(gè)時(shí)鐘域的集成電路的測試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的測試，并涉及構(gòu)造以利于測試的集成電路。
背景技術(shù)：
美國專利申請(qǐng)No.6131173描述了一種構(gòu)造以利于測試的集成電 路。該集成電路包含正常透明(normally transparent)測試電路塊， 在正常功能操作(不執(zhí)行測試時(shí))期間測試電路塊對(duì)功能信號(hào)無影響。 典型地，這種透明測試電路塊包含插入在集成電路的功能電路節(jié)點(diǎn)處 的透明性(transparency)復(fù)用器。在功能操作期間，透明性復(fù)用器向 輸入與該節(jié)點(diǎn)相連的電路傳遞到達(dá)該節(jié)點(diǎn)處的功能節(jié)點(diǎn)信號(hào)。為了測試目的，正常透明測試電路塊包含具有觸發(fā)器和掃描復(fù)用 器的掃描單元。掃描復(fù)用器位于觸發(fā)器之前，用于將觸發(fā)器的輸入連 接到電路節(jié)點(diǎn)，或者將觸發(fā)器的輸入連接到另一掃描單元的輸出以形 成串行移位寄存器，以便將測試數(shù)據(jù)移入或移出集成電路。觸發(fā)器的 輸出與透明性復(fù)用器的輸入相連，以在測試期間用來自觸發(fā)器的測試 數(shù)據(jù)代替功能節(jié)點(diǎn)信號(hào)。通常，這種測試電路塊用于執(zhí)行測試操作， 其中，在單個(gè)測試周期中，觸發(fā)器首先提供測試數(shù)據(jù)，接著捕獲響應(yīng)。 下面，將觸發(fā)器稱為"掃描觸發(fā)器"。可以注意，在現(xiàn)用技術(shù)中，有時(shí) 將觸發(fā)器和復(fù)用器的組合稱為"掃描觸發(fā)器"。掃描觸發(fā)器的該意義不 應(yīng)該與下面使用的術(shù)語"掃描觸發(fā)器"混淆。美國專利申請(qǐng)No. 6， 131， 173描述了當(dāng)這種透明測試電路塊設(shè)置 在不同時(shí)鐘域的功能電路之間的節(jié)點(diǎn)處(在功能操作期間，以彼此不 同的時(shí)鐘信號(hào)對(duì)不同時(shí)鐘域的電路進(jìn)行時(shí)鐘控制)時(shí)可能出現(xiàn)問題。 在這種情況下，在測試期間，在電路節(jié)點(diǎn)的不同側(cè)的功能電路的相對(duì) 定時(shí)(timing)是不確定的。結(jié)果，不確定從正常透明測試電路塊接
收數(shù)據(jù)的電路是否在一個(gè)時(shí)鐘周期或另一個(gè)時(shí)鐘周期內(nèi)依據(jù)時(shí)鐘來輸 入與處于正常透明測試電路塊中的數(shù)據(jù)相對(duì)應(yīng)的測試數(shù)據(jù)。美國專利申請(qǐng)NO. 6， 131， 173描述了可通過提供保持模式來解決 該問題，其中，避免在測試期間更新掃描觸發(fā)器中的數(shù)據(jù)。在測試電 路塊切換到保持模式時(shí)，掃描觸發(fā)器的輸出與其輸入相連。結(jié)果，因 為掃描觸發(fā)器在時(shí)鐘轉(zhuǎn)變之前和之后均提供相同的數(shù)據(jù)，所以時(shí)鐘域 的相對(duì)定時(shí)不再成為問題。然而，該解決方案具有如下影響在電路處于保持模式時(shí)，掃描觸發(fā)器不能夠用于捕獲測試數(shù)據(jù)。因此，如果必須將掃描觸發(fā)器用于 施加測試數(shù)據(jù)和用于捕獲測試數(shù)據(jù)，則電路必須包括更多的掃描觸發(fā) 器，或需要分離的測試操作。發(fā)明內(nèi)容本發(fā)明的目的是提供一種測試準(zhǔn)備集成電路，包含不同時(shí)鐘域和 測試電路塊，測試電路塊位于時(shí)鐘域之間，并可以在單個(gè)操作中可靠 地提供測試數(shù)據(jù)和捕獲測試結(jié)果。在權(quán)利要求1中提出了根據(jù)本發(fā)明的測試準(zhǔn)備集成電路。根據(jù)本 發(fā)明，該集成電路設(shè)置為使在兩個(gè)時(shí)鐘域之間傳遞數(shù)據(jù)信號(hào)的連接可從透明狀態(tài)切換到如下狀態(tài)在連接的輸入端將來自第一時(shí)鐘域的測 試結(jié)果捕獲到掃描單元中，并在連接的輸出端將測試數(shù)據(jù)從掃描單元 提供給第二時(shí)鐘域中的電路。給掃描單元添加延遲電路，以在捕獲測 試結(jié)果的時(shí)間和捕獲之后將測試結(jié)果傳遞給另一時(shí)鐘域的時(shí)間之間， 引入延遲。這樣，時(shí)鐘域的時(shí)鐘信號(hào)之間的定時(shí)差并不影響測試。優(yōu)選地，所述延遲實(shí)現(xiàn)為不延長掃描鏈，即，不需要額外的時(shí)鐘 周期來將測試數(shù)據(jù)移位通過延遲電路。在實(shí)施例中，利用掃描單元的輸出之后的保持/透明鎖存器，實(shí)現(xiàn) 延遲，在開始于捕獲的時(shí)間間隔期間，所述鎖存器處于保持模式，因 此鎖存器暫時(shí)保持捕獲之前的數(shù)據(jù)。優(yōu)選地，使用用于掃描單元的時(shí) 鐘信號(hào)，來控制鎖存器的保持/透明模式。這樣，電路并不引入額外的
時(shí)間常數(shù)。在另一實(shí)施例中，集成電路設(shè)置為在測試數(shù)據(jù)的移位期間使鎖存 器永久性透明，并在測試結(jié)果的捕獲期間僅在測試正常模式下切換到 保持。這樣，實(shí)現(xiàn)了更長的時(shí)間間隔，其中時(shí)鐘域中的定時(shí)變化對(duì)于 測試無關(guān)緊要。在另一實(shí)施例中，在測試正常模式和測試移位模式期 間均使延遲有效。這簡化了電路，但是代價(jià)是對(duì)定時(shí)變化的容限減小。有利地，該集成電路包括多于兩個(gè)的時(shí)鐘域，并且時(shí)鐘域的各個(gè) 時(shí)鐘域?qū)χg的數(shù)據(jù)連接包含正常透明測試電路塊，該測試電路塊具 有掃描單元、延遲電路和透明性復(fù)用器。這使得可以針對(duì)所有時(shí)鐘域， 使用相同形式的時(shí)鐘信號(hào)，同時(shí)執(zhí)行對(duì)于這多個(gè)時(shí)鐘域的測試。


使用附圖，根據(jù)示范性實(shí)施例的描述，這些和其它目的以及有利 方面將顯而易見。圖l示出了可測試電路；圖2示出了正常透明測試電路塊；圖3示出了測試電路塊操作期間的信號(hào)；圖4-5示出了可選的正常透明測試電路塊；圖6示出了另一可測試電路；圖7示出了另一正常透明測試電路塊；圖8示出了測試電路塊操作期間的信號(hào)。
具體實(shí)施方式
圖l示出了可測試電路，該可測試電路包括第一時(shí)鐘域IO、第 二時(shí)鐘域12、正常透明測試電路塊14以及測試控制電路16。第一時(shí) 鐘域10包括功能邏輯電路102和作為掃描單元100、 104的一部分的 觸發(fā)器110、 112。功能邏輯電路110的結(jié)構(gòu)與本發(fā)明無關(guān)可使用任 意種類的功能邏輯電路，例如邏輯門的組合。每個(gè)掃描單元包括掃描復(fù)用器114、 116，掃描復(fù)用器114、 116 的輸出與掃描單元的觸發(fā)器110、 112的輸入相連。觸發(fā)器110、 112 從第一時(shí)鐘域10的時(shí)鐘輸入CLK1接收時(shí)鐘信號(hào)。盡管對(duì)于邏輯電路102僅示出了一個(gè)輸入和兩個(gè)輸出，應(yīng)該理解，這些邏輯電路典型地具有更多個(gè)輸入和更多個(gè)輸出。類似地，盡管在第一時(shí)鐘域io中僅示出了兩個(gè)掃描單元100、 104,應(yīng)該理解，可以存在更多個(gè)掃描單元(未 示出)，其可具有與第一時(shí)鐘域10的時(shí)鐘輸入CLK1相連的時(shí)鐘輸入， 并且輸入和輸出與邏輯電路102的輸出和輸入相連。典型地，這些掃 描單元彼此相連以形成掃描移位寄存器或多個(gè)這種移位寄存器。類似地，第二時(shí)鐘域12包括功能邏輯電路102和掃描單元122， 掃描單元122包括掃描復(fù)用器132和觸發(fā)器130。第二時(shí)鐘域12中的 觸發(fā)器130從第二時(shí)鐘域12的時(shí)鐘輸入CLK2接收時(shí)鐘信號(hào)。盡管對(duì) 于邏輯電路122僅示出了一個(gè)輸入和一個(gè)輸出，應(yīng)該理解，這些邏輯 電路典型地具有更多個(gè)輸入和更多個(gè)輸出。類似地，應(yīng)該理解，可以 存在更多個(gè)掃描單元，其可具有與第二時(shí)鐘域12的時(shí)鐘輸入CLK2相 連的時(shí)鐘輸入。典型地，這些掃描單元相連以形成一個(gè)或多個(gè)移位寄 存器鏈。正常透明測試電路塊14的輸入與第一時(shí)鐘域10的功能邏輯電路 102的輸出相連，輸出與第二時(shí)鐘域12的功能邏輯電路120的輸入相 連。正常透明測試電路塊14的時(shí)鐘輸入與第一時(shí)鐘域10的時(shí)鐘輸入 CLK1相連。此外，正常透明測試電路塊14的掃描輸入和掃描輸出分 別與相應(yīng)掃描單元100、 104的輸出和輸入相連。因此，第一時(shí)鐘域中 的掃描單元IOO、 104和正常透明測試電路塊14形成掃描鏈。此外， 正常透明測試電路塊14具有透明性控制輸入TE。測試控制電路16的掃描控制輸出與掃描復(fù)用器114、 116、 132 以及正常透明測試電路塊14的掃描控制輸入SE相連。此外，測試控 制電路的透明性控制輸出與正常透明測試電路塊14的透明性控制輸 入TE相連。盡管未示出，該電路通常包含至少部分分離的時(shí)鐘電路， 用于分別向時(shí)鐘輸入CLK1、 CLK2提供時(shí)鐘信號(hào)；以及時(shí)鐘復(fù)用電路， 用于在測試期間，在測試控制電路16的控制之下，以從公共測試時(shí)鐘 信號(hào)導(dǎo)出的相等頻率信號(hào)代替在時(shí)鐘域10、12的時(shí)鐘輸入CLK1、CLK2 處的時(shí)鐘信號(hào)CLK1、 CLK2。測試時(shí)鐘信號(hào)CLK1、 CLK2可從集成電路 之外由測試設(shè)備(未示出)提供。問題在于，無論這些時(shí)鐘信號(hào)是在 集成電路內(nèi)部導(dǎo)出的還是從外部提供的，在測試期間這些時(shí)鐘信號(hào)之 間的相位關(guān)系都是不可預(yù)測的。此外，電路可包括同步交換(handshake)電路，用于在正常操作期間進(jìn)行操作以處理時(shí)鐘域之間 的數(shù)據(jù)傳送，而正常透明測試電路塊僅提供透明連接。圖2示出了正常透明測試電路塊14的實(shí)施例。該實(shí)施例包括掃描 復(fù)用器20、掃描觸發(fā)器22、鎖存器24、透明性復(fù)用器26以及時(shí)鐘濾 波器電路28。掃描復(fù)用器20的復(fù)用輸入與正常數(shù)據(jù)輸入D和掃描數(shù) 據(jù)輸入Si相連。掃描復(fù)用器20具有用于接收掃描使能控制信號(hào)SE 的控制輸入。掃描復(fù)用器20的輸出與掃描觸發(fā)器22的輸入相連。掃 描觸發(fā)器22的時(shí)鐘輸入連接以接收時(shí)鐘信號(hào)CLK1，其輸出與鎖存器 24的數(shù)據(jù)輸入相連。因此，掃描復(fù)用^I20和掃描觸發(fā)器22共同形成 掃描單元21。透明性復(fù)用器26的復(fù)用輸入與掃描復(fù)用器20的輸出以 及鎖存器24的輸出相連。透明性復(fù)用器26的控制輸入連接以接收透 明控制信號(hào)TE。透明性復(fù)用器26的輸出提供輸出數(shù)據(jù)D和測試輸出 數(shù)據(jù)So。時(shí)鐘濾波器電路28的第一和第二輸入分別與掃描使能輸入SE和 時(shí)鐘輸入CLK1相連，其輸出與鎖存器24的控制輸入相連。在操作中，正常透明測試電路塊14可切換到多個(gè)不同的配置。正 常配置是直接將來自輸入D的數(shù)據(jù)傳遞到輸出Q。為了實(shí)現(xiàn)該配置， 測試控制電路16運(yùn)用控制信號(hào)掃描復(fù)用器20傳遞來自輸入D的數(shù)據(jù)， 并運(yùn)用透明性復(fù)用器26傳遞來自掃描復(fù)用器20的數(shù)據(jù)。圖3示出了涉及測試的信號(hào)，包括移位使能信號(hào)SE、時(shí)鐘信號(hào) CLK1、數(shù)據(jù)信號(hào)D、移位測試數(shù)據(jù)信號(hào)Si、鎖存器24的控制信號(hào)C 以及輸出信號(hào)Q/So。在測試期間，測試控制電路16首先將正常透明測試電路塊14切 換到移位配置，其中，來自測試輸入Si的測試數(shù)據(jù)通過掃描觸發(fā)器被 移位到輸出Q/So。為了實(shí)現(xiàn)該配置，測試控制電路16向掃描復(fù)用器 20施加控制信號(hào)SE，以傳遞來自輸入Si的數(shù)據(jù)，并向透明性復(fù)用器 26施加控制信號(hào)TR，以傳遞來自鎖存器24的數(shù)據(jù)。時(shí)鐘濾波器電路28用于在使能移位時(shí)(SE為邏輯高)使鎖存器 24保持透明。作為示例，時(shí)鐘濾波器電路28包含濾波器鎖存器280 和與門282。時(shí)鐘輸入CLK1和與門182的第一輸入相連，與門282的 輸出與鎖存器24的控制輸入相連。移位控制輸入SE與濾波器鎖存器 280的數(shù)據(jù)輸入相連，并且時(shí)鐘輸入CLK與濾波器鎖存器280的反相 輸入相連。濾波器鎖存器280的輸出和與門282的反相輸入相連。在 操作中，當(dāng)濾波器鎖存器280中存儲(chǔ)有邏輯高的SE值時(shí)，與門282 使鎖存器24保持透明C為邏輯低，D跟隨掃描鎖存器22的輸出信號(hào)。 在移位配置期間，測試控制電路16向時(shí)鐘輸入CLK1施加時(shí)鐘脈沖序 列，以使測試數(shù)據(jù)移位通過掃描鏈，直到正常透明測試電路塊14的測 試數(shù)據(jù)到達(dá)掃描觸發(fā)器22為止。此時(shí)，該測試數(shù)據(jù)在輸出D處被輸出 到邏輯電路120。接下來，測試控制電路16將正常透明測試電路塊14切換到"測 試正常"配置，其中，掃描觸發(fā)器22捕獲測試結(jié)果。為了實(shí)現(xiàn)該配置， 測試控制電路16向掃描復(fù)用器20施加控制信號(hào)SE，以經(jīng)由輸入D傳 遞來自邏輯電路102的測試結(jié)果。在下一有效時(shí)鐘轉(zhuǎn)變處，掃描觸發(fā) 器22捕獲該測試結(jié)果1。鎖存器24確保并不將所捕獲的測試結(jié)果立 即傳遞給透明性復(fù)用器26，而是延遲時(shí)鐘周期的一部分，上升沿至下 降沿(例如半個(gè)時(shí)鐘周期，如果時(shí)鐘的占空比是50%)。時(shí)鐘濾波器電 路28確保響應(yīng)于以下事實(shí)而進(jìn)行該操作移位使能信號(hào)SE呈現(xiàn)用于 控制掃描復(fù)用器20經(jīng)由輸入D傳遞來自邏輯電路102的測試結(jié)果的電 平。時(shí)鐘濾波器電路28發(fā)送在移位使能信號(hào)SE轉(zhuǎn)變之后的時(shí)鐘脈沖 30，并且該脈沖使鎖存器24進(jìn)入保持模式。因此，在時(shí)鐘脈沖使掃描 觸發(fā)器22捕獲來自輸入D的測試結(jié)果的同時(shí)，時(shí)鐘脈沖也使鎖存器 24輸出在掃描觸發(fā)器22捕獲測試結(jié)果之前由掃描觸發(fā)器22輸出的數(shù) 據(jù)。這樣，在使掃描觸發(fā)器22捕獲測試結(jié)果的時(shí)鐘脈沖期間，在透明 性復(fù)用器26的輸出D處的信號(hào)不受所捕獲的測試結(jié)果的影響。結(jié)果， 時(shí)鐘CLK1和CLK2之間的定時(shí)差對(duì)取決于輸出D并且在時(shí)鐘CLK2的控 制之下捕獲的測試結(jié)果沒有影響，至少只要該時(shí)鐘CLK2相對(duì)于CLK1 未被延遲得比鎖存器24所引入的延遲更大(例如半個(gè)時(shí)鐘周期，如果 占空比是50%)。在圖1的實(shí)施例中，鎖存器24在正常移位操作期間保持透明。這 樣，鎖存器24在移位期間并不產(chǎn)生更長的移位寄存器路徑。在圖1 的實(shí)施例中，通過時(shí)鐘濾波器電路28的操作來實(shí)現(xiàn)選擇性傳輸。濾波器鎖存器280首先傳遞移位使能信號(hào)SE中的改變，然后在時(shí)鐘脈沖變 高時(shí)保持移位使能信號(hào)SE。結(jié)果，與門282傳遞時(shí)鐘脈沖，在時(shí)鐘脈 沖期間這使鎖存器280進(jìn)入保持模式。這一直繼續(xù)，直到SE改變回， 在此之后，濾波器鎖存器280的輸出信號(hào)保持為低。當(dāng)輸出信號(hào)為低 時(shí)，鎖存器24是透明的。盡管為此示出了時(shí)鐘濾波器電路28的特定 實(shí)施例，但是應(yīng)該認(rèn)識(shí)到，具有相同功能的其它電路也是可以的。此外，應(yīng)該認(rèn)識(shí)到，在與一個(gè)或多個(gè)其它時(shí)鐘域的電路相連的時(shí)鐘域io的輸出處，單個(gè)時(shí)鐘濾波器電路28可由多個(gè)正常透明測試電路塊共,〉:為了給移位數(shù)據(jù)提供較長穩(wěn)定(settle)時(shí)間，優(yōu)選地，在移位 使能信號(hào)SE返回用于控制掃描復(fù)用器20經(jīng)由移位輸入Si傳遞來自邏 輯電路102的測試結(jié)果的電平之后，抑制一個(gè)時(shí)鐘脈沖。可在測試期 間提供時(shí)鐘信號(hào)的外部測試設(shè)備中，或者在測試控制電路16的控制之 下，實(shí)現(xiàn)該抑制。在沒有抑制該時(shí)鐘脈沖的情況下，僅時(shí)鐘周期的一 部分可用于從鎖存器24通過透明性復(fù)用器26傳播數(shù)據(jù)，并直至掃描 鏈中的下一掃描觸發(fā)器。當(dāng)然，當(dāng)電路足夠快以允許該下一觸發(fā)器的 輸入信號(hào)在時(shí)鐘周期的相關(guān)部分中穩(wěn)定時(shí)，無需抑制時(shí)鐘脈沖。作為 另一備選，可使SE改變回到其移位使能值所在的時(shí)鐘周期延長足以允 許穩(wěn)定的量。然而，時(shí)鐘脈沖的抑制具有可使用穩(wěn)定的時(shí)鐘信號(hào)的優(yōu) 點(diǎn)。圖4示出了可選的正常透明測試電路塊。在該實(shí)施例中，提供了 附加觸發(fā)器40、時(shí)鐘使能電路42和附加復(fù)用器。掃描觸發(fā)器22和附 加觸發(fā)器40的輸入并聯(lián)，并且它們的輸出經(jīng)由附加復(fù)用器與透明性復(fù) 用器26的第二輸入相連。時(shí)鐘輸入CLK1經(jīng)由時(shí)鐘使能電路42與附加 觸發(fā)器40的時(shí)鐘輸入相連。移位使能輸入SE與時(shí)鐘使能電路42的使 能輸入相連。在操作中，掃描觸發(fā)器22和附加觸發(fā)器40在移位模式下依據(jù)時(shí) 鐘來輸入相同的測試數(shù)據(jù)，并且將來自掃描觸發(fā)器22的數(shù)據(jù)移位通 過。在測試正常模式下，來自附加觸發(fā)器40的數(shù)據(jù)在時(shí)鐘周期中施加 到輸出Q/So，在該時(shí)鐘周期中中，在掃描觸發(fā)器22中捕獲測試結(jié)果。
在SE切換回之后，優(yōu)選地抑制時(shí)鐘周期，或如前述實(shí)施例的情況一樣進(jìn)行延長。可選地，時(shí)鐘使能電路42可與掃描觸發(fā)器22的時(shí)鐘輸入 相連。在這種情況下，附加觸發(fā)器40用于捕獲測試結(jié)果，并用于在切 換回測試移位配置之后的一個(gè)周期內(nèi)提供該測試結(jié)果。應(yīng)該注意，圖 4的電路具有如下缺點(diǎn)因?yàn)楦郊佑|發(fā)器40未與掃描鏈串聯(lián)，所以未 完全測試附加觸發(fā)器40。在這方面，圖2的電路更具有優(yōu)勢。圖5示出了另一可選的正常透明測試電路塊，其中，該正常透明 測試電路塊包括與掃描觸發(fā)器22串聯(lián)、在掃描觸發(fā)器22和透明性復(fù) 用器26之間的附加觸發(fā)器50。在操作中，在切換到測試正常模式之 前，相同測試數(shù)據(jù)的兩份拷貝通過掃描鏈移位進(jìn)入掃描觸發(fā)器22和附 加觸發(fā)器50。結(jié)果，在加載測試結(jié)果的時(shí)鐘周期期間，附加觸發(fā)器50 的輸出信號(hào)不改變，從而時(shí)鐘域之間的定時(shí)差不會(huì)產(chǎn)生影響。與圖2 的電路相比，該電路具有如下缺點(diǎn)其加長了掃描鏈，因此延長了測 試所需的時(shí)間。圖6示出了具有兩個(gè)時(shí)鐘域10、 12的另一可測試電路。在該電路 中，與圖1的電路不同，掃描鏈從第一時(shí)鐘域10中的掃描單元100 開始通過正常透明測試電路塊14延伸到第二時(shí)鐘域12中的掃描單元 122。此外，向正常透明測試電路塊14施加分離的時(shí)鐘信號(hào)CLKTST。圖7示出了用于圖6正常透明測試電路塊14的實(shí)施例。在該實(shí)施 例中，鎖存器24的控制輸入與時(shí)鐘信號(hào)CLK1相連。在該實(shí)施例中， 在掃描觸發(fā)器22接收新數(shù)據(jù)時(shí)的CLKTST的時(shí)鐘轉(zhuǎn)變之后，在時(shí)鐘周 期的一部分期間將鎖存器24切換到保持模式。圖8示出了圖7電路塊操作期間的信號(hào)。附加時(shí)鐘信號(hào)CLKTST 在CLK1之前具有時(shí)鐘轉(zhuǎn)變，但是由于鎖存器24的使用，將所捕獲數(shù) 據(jù)至透明性復(fù)用器26的輸出延遲了時(shí)鐘相位的一部分，同時(shí)鎖存器 24處于保持模式。這使得第二時(shí)鐘域12中的掃描單元122的掃描觸 發(fā)器能夠捕獲取決于"舊"測試數(shù)據(jù)的測試結(jié)果，而與時(shí)鐘域的時(shí)鐘 信號(hào)CLK1、 CLK2之間的定時(shí)差無關(guān)。正常透明測試電路塊14橋接了 這些定時(shí)差。在測試正常操作期間，正常透明測試電路塊14在第一時(shí) 鐘域的輸出改變之前捕獲測試數(shù)據(jù)，但是僅在延遲之后才使用所捕獲 的數(shù)據(jù)來更新其輸出，因此第二時(shí)鐘域12能夠捕獲取決于舊數(shù)據(jù)的結(jié) 果，而與時(shí)鐘CLK1、 CLK2之間的定時(shí)差無關(guān)。在比較圖2和圖7的實(shí)施例時(shí)，可以注意到，圖2的實(shí)施例(在 整個(gè)時(shí)鐘周期有效)比圖7的實(shí)施例(僅在時(shí)鐘信號(hào)的相反邊沿之間 的部分時(shí)鐘周期上有效)給予定時(shí)差更大空間。盡管使用特定實(shí)施例示出了本發(fā)明，應(yīng)該認(rèn)識(shí)到，本發(fā)明并不局 限于這些實(shí)施例。例如，盡管僅示出了兩個(gè)時(shí)鐘域，應(yīng)該認(rèn)識(shí)到，在 實(shí)際電路中，可使用多于兩個(gè)的時(shí)鐘域，并且在各個(gè)時(shí)鐘域之間的每 個(gè)信號(hào)連接中，可插入正常透明測試電路塊14。應(yīng)該認(rèn)識(shí)到，這不需 要其它措施就可以實(shí)現(xiàn)，因?yàn)楸景l(fā)明不需要不同時(shí)鐘域中的定性地不 同的時(shí)鐘信號(hào)(即其中抑制了不同時(shí)鐘脈沖的時(shí)鐘信號(hào))。此外，應(yīng)該認(rèn)識(shí)到，典型地，時(shí)鐘域10可具有與另一時(shí)鐘域或另 外多個(gè)相連的多個(gè)輸出。在這種情況下，優(yōu)選地，提供如在一個(gè)或多 個(gè)實(shí)施例中所示的多個(gè)正常透明測試電路塊。這些正常透明測試電路 塊可連接在時(shí)鐘域的單個(gè)掃描鏈中，該單個(gè)掃描鏈還可包括來自內(nèi)部 時(shí)鐘域的掃描單元。掃描單元和正常透明測試電路塊可按照任意順序 設(shè)置在掃描鏈中。可選地，它們可同樣地以任意組合，設(shè)置在多個(gè)并 行的掃描鏈中。此外，應(yīng)該認(rèn)識(shí)到，正常透明測試電路塊14中可以具有變體。例 如，可將鎖存器24移到透明性復(fù)用器26的輸出出。然而，這具有如 下缺點(diǎn)正常功能操作期間的延遲稍有增加。作為另一示例，透明性復(fù)用器26的第一復(fù)用輸入可與正常透明測 試電路塊14的數(shù)據(jù)輸入相連，而不是與掃描復(fù)用器20的輸出相連。 這減小了正常操作期間的延遲。然而，圖2所述的連接具有如下優(yōu)點(diǎn)-可以使用附加配置，其中可測試向透明性復(fù)用器26提供數(shù)據(jù)的連接。 在這種配置下，使掃描復(fù)用器20傳遞移位數(shù)據(jù)，并使透明性復(fù)用器 26傳遞來自掃描復(fù)用器的數(shù)據(jù)。因此，將掃描觸發(fā)器22和鎖存器24 旁路了。在這種配置下，使測試數(shù)據(jù)移位通過掃描鏈，以測試與透明 性復(fù)用器26的連接。此外，盡管示出了將掃描鏈中正常透明測試電路塊14之后的下一 掃描單元的掃描輸入與透明性復(fù)用器26的輸出相連的實(shí)施例，但是應(yīng) 該認(rèn)識(shí)到，可選地，該掃描輸入可與鎖存器24的輸出相連(透明性復(fù) 用器26的輸入)或掃描觸發(fā)器22的輸出(鎖存器24的輸入)相連。 如果掃描輸入連接在鎖存器24輸入之前，則在移位期間將該鎖存器 24自動(dòng)旁路，從而移位不受通過鎖存器24的延遲的影響。在這種情 況下，可用時(shí)鐘CLK1簡單地控制鎖存器24，而與移位使能信號(hào)SE無 關(guān)。此外，在這種情況下，用與掃描觸發(fā)器22相反的相位進(jìn)行時(shí)鐘控 制的觸發(fā)器可用來代替鎖存器24。然而，如果不從透明性復(fù)用器的輸 出取出掃描輸出，則難以測試與透明性復(fù)用器26的連接。可以注意到， 當(dāng)掃描鏈并不經(jīng)由透明性復(fù)用器26接收數(shù)據(jù)時(shí)，可在任意時(shí)刻切換該 透明性復(fù)用器26以中斷時(shí)鐘域(10， 12)之間的直接連接這可在測 試操作開始時(shí)進(jìn)行(在測試數(shù)據(jù)移位通過掃描鏈之前)，或者僅在進(jìn)入 測試正常模式時(shí)進(jìn)行。此外，盡管示出了掃描觸發(fā)器22測試結(jié)果的采樣和透明性復(fù)用器 26測試結(jié)果的輸出之間的延遲由時(shí)鐘信號(hào)(CLK1或CLKTST)中彼此 相反的轉(zhuǎn)變而確定的實(shí)施例，但是應(yīng)該理解，可選地，在正常透明測 試電路塊中可包括延遲電路以控制該延遲。作為另一備選，鎖存器24 可由在測試正常模式期間被選擇性地激活的異步延遲電路(例如反相 器鏈)來代替(例如，通過使用復(fù)用器來選擇直接或經(jīng)由延遲電路的 掃描觸發(fā)器輸出)。然而，優(yōu)選地，利用時(shí)鐘信號(hào)來控制掃描觸發(fā)器 22測試結(jié)果的采樣和透明性復(fù)用器26輸出處測試結(jié)果的輸出之間的 延遲。這具有不影響時(shí)鐘頻率的可允許范圍的優(yōu)點(diǎn)。此外，盡管示出 了在移位期間基本上沒有延遲的優(yōu)選實(shí)施例，但是應(yīng)該認(rèn)識(shí)到，即使 在移位期間，也可保留一些延遲，只要該延遲并不損害移位即可。
權(quán)利要求
1.一種測試準(zhǔn)備集成電路，包括-第一和第二時(shí)鐘域(10、12)，分別包括具有功能輸出的第一功能電路(102)和具有功能輸入的第二功能電路(120)；-掃描鏈(100、14、104)，包括具有數(shù)據(jù)輸入(D)和數(shù)據(jù)輸出(Q)的掃描單元(21)，數(shù)據(jù)輸入(D)與第一功能電路(102)的功能輸出相連；-透明性復(fù)用器(26)，具有第一和第二復(fù)用輸入以及輸出，第一和第二復(fù)用輸入分別與第一功能電路(102)的功能輸出以及數(shù)據(jù)輸出(Q)相連，所述輸出與第二功能電路(120)的功能輸入相連；-延遲電路(24、28)，在數(shù)據(jù)輸出和功能輸入之間與透明性復(fù)用器(26)串聯(lián)。
2. 根據(jù)權(quán)利要求1所述的測試準(zhǔn)備集成電路，其中，延遲電路(24、 28)可在第一和第二模式之間切換，依據(jù)掃描鏈(100、 14、 104)是 處于捕獲測試結(jié)果的測試正常模式還是處于對(duì)測試數(shù)據(jù)進(jìn)行移位的移 位模式，分別實(shí)現(xiàn)第一延遲和第二延遲或基本沒有延遲。
3. 根據(jù)權(quán)利要求1所述的測試準(zhǔn)備集成電路，其中，延遲電路(24、 28)包括與透明性復(fù)用器(26)串聯(lián)的透明/保持鎖存器(24);以 及與掃描單元(21)的時(shí)鐘輸入相連的控制輸入，鎖存器(24)設(shè)置 為在用于更新掃描單元(21)中的數(shù)據(jù)的時(shí)鐘脈沖期間切換到保持模 式。
4. 根據(jù)權(quán)利要求3所述的測試準(zhǔn)備集成電路，其中，延遲電路(24、 28)可在第一和第二模式之間切換，依據(jù)掃描鏈(100、 14、 104)是 處于捕獲測試結(jié)果的測試正常模式還是處于對(duì)測試數(shù)據(jù)進(jìn)行移位的移 位模式，分別實(shí)現(xiàn)第一延遲和第二延遲或基本沒有延遲，鎖存器(24) 設(shè)置為僅對(duì)于在掃描鏈處于測試正常模式時(shí)發(fā)生的時(shí)鐘脈沖在時(shí)鐘脈 沖期間切換到保持模式。
5. 根據(jù)權(quán)利要求3所述的測試準(zhǔn)備集成電路，包括測試控制電 路(16)，具有用于向第一時(shí)鐘域(10)提供第一測試時(shí)鐘f號(hào)的第一 測試時(shí)鐘輸出(CLK1)和用于向掃描單元(21)和延遲電路(24、 28) 的控制輸入提供第二測試時(shí)鐘的第二測試時(shí)鐘輸出(CLKtst)，對(duì)測試 控制電路(16)進(jìn)行定時(shí)，以在第一測試時(shí)鐘引起第一時(shí)鐘域(10) 中的更新之前，更新掃描單元(21)并將鎖存器(24)設(shè)置為保持， 并在第二時(shí)鐘信號(hào)使鎖存器切換回透明之前完成所述更新。
6. 根據(jù)權(quán)利要求1所述的測試準(zhǔn)備集成電路，其中，掃描單元(21)包括-掃描復(fù)用器(20)，具有第一和第二復(fù)用輸入以及輸出，第一和 第二復(fù)用輸入分別與掃描鏈中的數(shù)據(jù)輸入(D)和前一掃描單元(100) 相連；-掃描觸發(fā)器(22)，具有與掃描復(fù)用器的復(fù)用輸出相連的輸入以 及經(jīng)由延遲電路(24、 28)和透明性復(fù)用器(26)的串聯(lián)設(shè)置而與數(shù) 據(jù)輸出(Q)相連的輸出；-其中，透明性復(fù)用器(26)的第一復(fù)用輸入經(jīng)由掃描復(fù)用器(20) 的輸出與第一功能電路(102)的功能輸出相連，掃描鏈(100、 14、 104)中所述掃描單元(21)之后的下一掃描單元(104)的掃描輸入 與透明性復(fù)用器(26)的輸出相連。
7. 根據(jù)權(quán)利要求1所述的測試準(zhǔn)備集成電路，其中，延遲電路(24、 28)連接在掃描單元(21)的輸出與透明性復(fù)用器(26)的第二復(fù)用 輸入之間。
8. —種使用掃描鏈(100、 14、 104)對(duì)包括多個(gè)時(shí)鐘域(10、 12) 的集成電路進(jìn)行測試的方法，所述方法包括-將集成電路切換到測試模式，其中，中斷時(shí)鐘域中第一個(gè)時(shí)鐘 域(10)的功能輸出與時(shí)鐘域中第二個(gè)時(shí)鐘域(12)的功能輸入之間 的連接；-從掃描單元(21)向功能輸入施加來自掃描鏈的測試數(shù)據(jù)的一 部分；-將來自功能輸出的對(duì)測試數(shù)據(jù)的測試響應(yīng)捕獲到掃描單元(21)中；-當(dāng)將測試結(jié)果捕獲到掃描單元(21)中時(shí)，使用延遲電路(24、 28)對(duì)從掃描單元(21)至功能輸入的測試結(jié)果傳送迸行延遲； _使測試結(jié)果移位通過掃描鏈。
9.根據(jù)權(quán)利要求8所述的方法，包括-在移位期間對(duì)從掃描單元進(jìn)行的傳送使用比在捕獲期間更少的 延遲或不使用延遲；-在捕獲之后且重新開始移位之前，使用延長的時(shí)鐘周期或者跨周 期的時(shí)鐘脈沖。
10.根據(jù)權(quán)利要求8所述的方法，包括 -在移位期間保持延遲電路有效；-針對(duì)所述第一時(shí)鐘域(10)和掃描單元(21)使用彼此不同的 時(shí)鐘，進(jìn)行定時(shí)，以在第一時(shí)鐘域(10)的時(shí)鐘引起第一時(shí)鐘域(10) 中的更新之前，更新掃描單元并將掃描單元(21)的輸出處的鎖存器 (24)設(shè)置為保持，并在第二時(shí)鐘信號(hào)使鎖存器(24)切換回透明之 前完成所述更新。
全文摘要
一種集成電路，包括多個(gè)時(shí)鐘域(10、12)。測試數(shù)據(jù)通過掃描鏈(100、14、104)移位進(jìn)入集成電路。在測試模式下，中斷第一時(shí)鐘域(10)的功能輸出與第二時(shí)鐘域(12)的功能輸入之間的連接。從掃描鏈(100、14、104)向功能輸入施加測試數(shù)據(jù)，并從功能輸出捕獲測試響應(yīng)。當(dāng)在掃描單元(21)中捕獲測試結(jié)果時(shí)，使用延遲電路(24、28)來延遲從掃描單元(21)至功能輸入的測試結(jié)果傳送，以確保時(shí)鐘域之間的定時(shí)差不影響測試。隨后，將測試結(jié)果移位通過掃描鏈。
文檔編號(hào)G01R31/3185GK101156076SQ200680004435
公開日2008年4月2日 申請(qǐng)日期2006年2月9日 優(yōu)先權(quán)日2005年2月11日
發(fā)明者托馬斯·F·瓦爾葉斯, 理查德·莫雷 申請(qǐng)人:Nxp股份有限公司