專利名稱：用于jtag測試的器件和方法
技術領域：
本發明涉及用于JTAG測試的器件和方法，具體地說，涉及用于對在其一部分中具有不支持JTAG測試的端子的半導體器件進行JTAG測試的器件和方法。
背景技術：
JTAG(聯合測試行動組)測試是一種順序掃描半導體器件(集成電路)的所有外部輸入/輸出管腳，輸入/輸出測試數據并對半導體器件的內部功能以及所實現的印刷電路板進行測試的方法。因此，這種測試已經變為一種標準規范。在“Fundamentals and Applications of JTAG Test”(JTAG測試的原理和應用)(Kazumi Sakamaki，CQ出版公司)中描述了JTAG測試的詳細解釋。
近來，支持JTAG測試的半導體器件的數量逐步增加，以便在半導體器件被安裝在印刷電路板上時執行連接測試、印刷電路板的調試、可寫ROM的程序等等。然而，還有一些半導體器件中用于輸入/輸出高速信號的端子不支持JTAG測試。
圖1A示出了這樣一種傳統示例。在圖1A中，省略了電源和GND端子，并且邊界掃描觸發器(FF)2被插入到除了高速信號端子3之外的所有信號端子1中。用于控制JTAG測試的測試接入端口(TAP)控制器40被安裝在器件100上。
圖1B示出了測試接入端口(TAP)，其被安裝在支持JTAG的半導體器件上，并且通過從外部訪問半導體器件中的電路模塊來執行JTAG測試。數據寄存器42對應于圖1A中所述的邊界掃描FF。圖1A中所述的TAP控制器40包括圖1B中所有部件中除了數據寄存器42之外的TAP控制單元41、旁路寄存器43、命令寄存器44、復用器45和46。端子包括測試數據輸入TDI、測試數據輸出TDO以及作為控制端子的測試復位TRST、測試模式選擇TMS和測試時鐘TCK。
器件100的端子的AC特性是關于在制造中彼此不相關的器件之間的數據傳輸的標準。因為在時鐘周期相同的情況下，設置(setup)等變得比在器件中的更加困難，所以存在這樣的問題如果邊界掃描FF被插入到端子3中，則高速信號端子3不能滿足端子3的AC定時。
因此，邊界掃描FF被插入到除了用于輸入/輸出高速信號的端子之外的端子中，以構成一個鏈。例如，用于輸入/輸出高速信號的端子包括使用SSTL 2(這是高速I/O端子)等的存儲器端子、用于串行輸入/輸出數據的端子等。如果數據被串行輸入/輸出，則數據應當以比內部邏輯更快的速率被輸入/輸出。
在“Fundamentals and Applications of JTAG Test”中，描述了在印刷電路板上包括不支持JTAG測試的器件的情形中的JTAG測試方法。圖2中解釋了該方法。
雖然在印刷電路板上出現了不支持JTAG測試的器件300，但是如果該器件的內部邏輯被指定，則通過將不支持JTAG測試的器件300夾在支持JTAG測試的器件210和220之間，可以進行JTAG測試。
發明內容
考慮到上述問題，做出了本發明。要解決的一個問題是使得能夠對包括在其一部分中具有不支持JTAG測試的輸入/輸出端子的半導體器件在內的印刷電路板進行JTAG測試。為了達到上述目的，在涉及本發明的半導體器件中包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；和用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路，在內部電路和高速輸入/輸出電路之間提供了邊界掃描觸發器。
為了達到上述目的，在涉及本發明的半導體器件中包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；和用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路，在內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器。另外，由支持JTAG測試的外部端子的邊界掃描觸發器和插入的邊界掃描觸發器來形成用于邊界掃描的鏈是適當的。
為了達到上述目的，在涉及本發明的半導體器件中包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；和用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路，第一控制器，其包括內部電路和高速輸入/輸出電路之間插入的邊界掃描觸發器；用于支持JTAG測試的外部端子的邊界掃描觸發器以及用于從外部輸入數據的數據輸入端子，和第二控制器，其包括用于所插入的邊界掃描觸發器以及用于從外部輸入數據的數據輸入端子；和用于將數據輸出到外部實體的數據輸出端子。另外，第一控制器的數據輸出端子和第二控制器的數據輸入端子被連接在一起或者第一控制器的數據輸入端子和第二控制器的數據輸出端子被連接在一起是適當的。
為了達到上述目的，在涉及本發明的印刷電路板的測試方法中，電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和被插入到內部電路和高速輸入/輸出電路之間的邊界掃描觸發器，在第一半導體器件中，利用支持JTAG測試的外部端子的邊界掃描觸發器和所插入的邊界掃描觸發器來形成一個用于邊界掃描的鏈，和第二半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和被插入到內部電路和高速輸入/輸出電路之間的邊界掃描觸發器，其中，利用支持JTAG測試的外部端子的邊界掃描觸發器和所插入的邊界掃描觸發器形成用于邊界掃描的鏈。在對電路板上第一半導體器件的用于高速接口的外部端子與第二半導體器件的用于高速接口的外部端子經由信號傳輸線連接在一起的電路板進行測試的方法中，通過將第一半導體器件的內部電路和第二半導體器件的內部電路假設為虛擬的支持JTAG測試的器件，并將第一半導體器件的高速輸入/輸出電路和用于高速接口的外部端子、第二半導體器件的高速輸入/輸出電路和用于高速接口的外部端子、以及包括信號傳輸線在內的部分假設為虛擬的不支持JTAG測試的器件，來進行JTAG測試。
為了達到上述目的，在涉及本發明的印刷電路板的測試方法中，電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；被插入到內部電路和高速輸入/輸出電路之間的邊界掃描觸發器；和選擇器，在第一半導體器件中，選擇器能夠選擇是利用支持JTAG測試的外部端子的邊界掃描觸發器和所插入的邊界掃描觸發器還是僅僅利用支持JTAG測試的外部端子的邊界掃描觸發器來形成用于邊界掃描的鏈；和第二半導體器件，包括經由信號傳輸線與第一半導體器件的用于高速接口的外部端子相連接的用于高速接口的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和支持JTAG測試的外部端子。在該測試方法中，如果在第二半導體器件的內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器，則在第一半導體器件中，選擇器選擇利用支持JTAG測試的外部端子的邊界掃描觸發器和所插入的邊界掃描觸發器來準備用于邊界掃描的鏈；或者如果在第二半導體器件的內部電路和高速輸入/輸出電路之間沒有插入邊界掃描觸發器，則在第一半導體器件中，選擇器選擇僅僅利用支持JTAG測試的外部端子的邊界掃描觸發器來形成用于邊界掃描的鏈，通過上述方式來進行JTAG測試。
為了達到上述目的，在涉及本發明的印刷電路板的測試方法中，電路板安裝有第一半導體器件，包括
第一控制器，其具有用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；被插入到內部電路和高速輸入/輸出電路之間的邊界掃描觸發器；用于支持JTAG測試的外部端子的邊界掃描觸發器用于從外部輸入數據的數據輸入端子；用于將數據輸出到外部實體的數據輸出端子；用于在數據輸入端子和數據輸出端子之間短路的旁路寄存器；以及選擇單元；和第二控制器，包括被用于所插入的邊界掃描觸發器并且從外部輸入數據的數據輸入端子；用于將數據輸出到外部實體的數據輸出端子；用于在數據輸入端子和數據輸出端子之間短路的旁路寄存器；以及選擇單元，在第一半導體器件中，第一控制器的數據輸出端子和第二控制器的數據輸入端子連接在一起，或者第一控制器的數據輸入端子和第二控制器的數據輸出端子連接在一起，第一和第二控制器將從各自的數據輸入端子順序輸入的數據發送到各自的邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入輸入的數據，并使用選擇單元來將繞各自邊界觸發器的鏈循環了一圈的數據或在旁路寄存器中寫入的數據中的任何一個輸出到各自的數據輸出端子；和第二半導體器件，包括經由信號傳輸線與第一半導體器件的用于高速接口的不支持JTAG測試的外部端子相連接的用于高速接口的不支持JTAG測試的外部端子；用于在用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和支持JTAG測試的外部端子。如果在第二半導體器件的內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器，則第一控制器的選擇單元和第二控制器的選擇單元都選擇繞各自的邊界觸發器的鏈循環了一圈的數據，并將該數據輸出到各自的數據輸出端子。如果在第二半導體器件的內部電路和高速輸入/輸出電路之間沒有插入邊界掃描觸發器，則第一控制器的選擇單元選擇繞各自邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，而第二控制器的選擇單元選擇在旁路寄存器中寫入的數據，并將所選擇的數據輸出到數據輸出端子，由此進行JTAG測試。
為了達到上述目的，在涉及本發明的半導體器件的存儲電路中寫入數據的數據寫入方法中，該半導體器件包括第一控制器，其具有用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；被插入到內部電路和高速輸入/輸出電路之間的邊界掃描觸發器；用于支持JTAG測試的外部端子的邊界掃描觸發器并用于從外部輸入數據的數據輸入端子；用于將數據輸出到外部實體的數據輸出端子；用于在數據輸入端子和數據輸出端子之間短路的旁路寄存器；以及選擇單元；和第二控制器，其具有被用于所插入的邊界掃描觸發器并且從外部輸入數據的數據輸入端子；用于將數據輸出到外部實體的數據輸出端子；用于在數據輸入端子和數據輸出端子之間短路的旁路寄存器；以及選擇單元。在該半導體器件中，第一控制器的數據輸出端子和第二控制器的數據輸入端子連接在一起，或者第一控制器的數據輸入端子和第二控制器的數據輸出端子連接在一起，第一和第二控制器將從各自的數據輸入端子順序輸入的數據發送到各自的邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入輸入的數據，并使用選擇單元來將繞各自邊界觸發器的鏈循環了一圈的數據或旁路寄存器中寫入的數據中任何一個輸出到各自的數據輸出端子。在內部電路中具有與用于高速接口的外部端子相連接的存儲電路的半導體器件的存儲電路中寫入數據的方法中，第一控制器的選擇單元選擇在旁路寄存器中寫入的數據，并將所選擇的數據輸出到數據輸出端子，而第二控制器的選擇單元選擇繞邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，從而使用被插入在第二控制器、內部電路和高速輸入/輸出電路之間的邊界掃描觸發器將數據寫入存儲電路中。
圖1A示出了其中高速信號端子不支持JTAG測試的傳統示例；
圖1B示出了測試接入端口(TAP)的方框圖；圖2示出了安裝在印刷電路板上的不支持JTAG測試的器件的測試方法；圖3示出了本發明的原理和第一優選實施例；圖4示出了第一優選實施例的JTAG測試時的配置；圖5示出了第一優選實施例的JTAG測試時的工作波形；圖6示出了第二優選實施例；圖7示出了第三優選實施例；圖8示出了第四優選實施例以及根據該實施例的JTAG測試時的配置；圖9示出了根據第四優選實施例的JTAG測試時的工作波形；圖10示出了其中器件經由總線連接在一起的示例；以及圖11示出了其中器件經由差分信號連接在一起的示例。
具體實施例方式
一個器件在邏輯上被分為兩個器件，例如支持JTAG測試的器件和不支持JTAG測試的器件，并且邊界掃描FF被插入到這兩個器件之間。以同樣方式配置的另一器件被準備來與上述器件組合起來，因此，這兩個器件的不支持JTAG的部分被等同地組合起來。該組合部分被當作一個不支持JTAG測試的器件，并且該器件被夾在支持JTAG的器件之間，從而可以進行JTAG測試。
如上所述，根據本發明，可以對包括在其內部配備有不支持JTAG測試的輸入/輸出端子的半導體器件的印刷電路板進行JTAG測試。
本發明通過在其一部分中與物理器件邊界相獨立地設置邏輯器件邊界，采用了邏輯上等同于圖2所示的配置，從而擴展了JTAG測試的可應用范圍。在本發明中，不支持JTAG測試的部分是FF或用于對準數據定時的緩沖器，并且可以容易地指定邏輯。存在這樣一種情形插入了選擇器，但是可以與上述情形一樣容易地指定邏輯。
圖3示出了在針對一個器件時本發明的原理，并且還示出了第一優選實施例。圖4示出了對不支持JTAG測試的部分進行測試時的配置。在圖3所示的器件10中，如圖所示，觸發器7被插入在內部邏輯5和高速輸入/輸出電路6之間，并且通過與邊界掃描FF 2一起構成一個鏈，這些觸發器變為內部邏輯5的邊界掃描FF。
在圖4中，被虛線包圍的部分代表虛擬的不支持JTAG測試的器件30。如上所述，就該虛擬器件30而言，可以容易地指定輸入和輸出的邏輯。
下面使用圖4和圖5所示的第一優選實施例來解釋本發明的工作示例。
圖5示出了在圖4所示的器件之間進行連接測試期間器件1的高速輸入/輸出電路61和器件2的高速輸入/輸出電路62以與JTAG測試的相同時鐘工作并且每個延遲都是一個時鐘時的工作波形。
因為C點處的數據變為DATA_C(n)＝DATA_A(n-3)，所以來自器件1的邊界掃描FF 71的數據在JTAG測試的時鐘后三個時鐘時到達器件2的邊界掃描FF 72。因此，如果在器件上出現不好的連接，可以在器件2一側檢測到這一情況。
在器件之間進行連接測試期間，器件1的高速輸入/輸出電路61和器件2的高速輸入/輸出電路62的時鐘比JTAG測試的時鐘快得多。即，如果時鐘如此之快以致在從JTAG測試時鐘的一個前沿到下一前沿之間A的數據被傳輸到了C，則由高速輸入/輸出電路導致的延遲可以忽略。這種情形中，數據在器件1和器件2之間與JTAG測試時鐘相獨立地傳輸。然而，數據在預定的時間段內被發送，并且相同的數據被重復發送，直至在數據到達后來自發送側的數據改變，從而在器件之間進行連接測試時不會出現不便。
另外，通過將分別包括器件1和2的高速輸入/輸出電路61和62以及信號傳輸線11在內的電路板上的傳輸路徑看作一個邏輯器件，可以執行JTAG測試。
圖6示出了第二優選實施例。圖6的配置的特征是在邊界掃描鏈中包括選擇器8。該選擇器被用來選擇是否使用本發明的配置。如果與應用了本發明的器件的高速I/O端子3相連接的另一器件的相應端子既不支持JTAG測試，又沒有向該端子應用本發明的配置，則該選擇器使在高速輸入/輸出電路6和另一內部邏輯5之間插入的邊界掃描FF 7不被使用。是否使用本發明的配置由外部提供的信號SEL控制。如果可能的話，可以向JTAG加入一個命令，以代替信號SEL。
圖7示出了第三優選實施例。圖7示出了提供兩個TAP控制器91和92的情形，并且內部邏輯5和外部端子之間插入的邊界掃描FF 2以及內部邏輯5和高速輸入/輸出電路6之間插入的邊界掃描FF 7被準備為單獨的鏈。因為TAP控制器91的測試數據輸出TDO和TAP控制器92的測試數據輸入TDI被連接在一起，所以不必使用圖6所示情形中的選擇器或額外端子，就可以選擇是否使用本發明的配置。
即，通過基于旁路命令來選擇TAP控制器92的旁路寄存器的輸出，就可以選擇不使用本發明的配置。
另外，當使用TAP控制器91的旁路寄存器時，內部邏輯5和外部端子1之間包括的邊界掃描FF 2可以被繞過。因此，如果內部邏輯5的可編程ROM等與高速I/O端子3連接在一起，則可以即刻執行使用JTAG測試的ROM等的程序。
圖8示出了第四優選實施例，同時圖9示出了其工作波形。圖8示出了數據在器件之間串行傳輸情形中的優選實施例。這種情形中，高速輸入/輸出電路變為串行輸入/輸出電路63和64，并且器件之間信號線的數目少于與內部電路相連接的連接信號線的數目。串行輸入/輸出電路63和64執行并行/串行轉換、碼轉換和串行/并行轉換。如果電路具有糾錯功能，則當出現不好的連接時，就將該連接檢測為不能修復的錯誤。存在這樣的情形器件之間的數據傳輸具有比JTAG測試時鐘長一個時鐘的等待時間，然而可以準備考慮到具有最多時鐘延遲的測試程序。這種情形中，優選地計算出較長的延遲，而不是實際延遲。與第一優選實施例中一樣，在數據被正確地發送后還發送相同的數據，從而可以進行連接測試。這種情形中，即使在JTAG測試期間，串行輸入/輸出電路和用于串行輸入/輸出的時鐘發生電路也必須與普通工作時一樣運行。
圖10示出了器件經由總線相連接的示例。在圖10中，要被發送的信號僅包括1比特的數據信號和時鐘，但是如果必需的話，可以增加在發送信號中所包括的項數。如果總線端子支持JTAG測試，則可以在一個端子中插入兩個邊界掃描FF。在本發明的配置中，內部邏輯和高速輸入/輸出電路之間的空間被劃分為用于輸入的線和用于輸出的線，使得關于數據的邊界掃描FF的數目保持不變。圖10示出的示例中沒有在時鐘中插入邊界掃描FF，但是也可以插入FF。用于傳輸的時鐘示出了即使在JTAG測試期間器件輸出的時鐘也不同于JTAG測試時鐘的示例，但是該時鐘也可以與JTAG時鐘相同，或者可以從外部輸入。
圖11示出了使用差分信號來發送數據的示例。在圖11中，輸入和輸出中每一個的數據都被設置為一比特，但是如果必需的話，也可以增加比特數。插入的邊界掃描FF的數目少于器件之間的連接信號線，但是可以在器件之間進行連接測試。因為差分信號幅度通常較小，所以如果所使用的I/O緩沖器具有固定差分信號的一個電平的功能，則在進行器件之間的連接測試時，需要某些情形，諸如使傳輸時鐘延遲、使輸出幅度變大等等。這是因為當差分信號的一個電平被固定時，如果該信號被看作差分信號的話，則信號幅度變小。
如上面解釋的那樣，一個器件在邏輯上被分為諸如支持JTAG測試的器件和不支持JTAG測試的器件這樣的兩個器件，邊界掃描FF被插入到這兩個器件之間，從而與另一以相同方式配置的器件組合起來，并且這兩個器件的不支持JTAG的部分被等同地組合，從而被看作一個不支持JTAG測試的器件。然后，該器件被夾到支持JTAG的器件中間，從而即使對用于以不能滿足端子的AC標準的過高速度輸入/輸出信號的端子也可以進行JTAG測試。尤其是，還可以對用于器件之間串行數據傳輸的端子進行JTAG測試。
權利要求
1.一種半導體器件，包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號，其特征在于在所述內部電路和所述高速輸入/輸出電路之間配備邊界掃描觸發器。
2.一種半導體器件，包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號，其特征在于在所述內部電路和所述高速輸入/輸出電路之間插入邊界掃描觸發器；并且利用所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器，形成一個用于邊界掃描的鏈。
3.根據權利要求2所述的半導體器件，還包括選擇器，用于選擇是僅利用所述支持JTAG測試的外部端子的邊界掃描觸發器還是利用所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器來形成用于邊界掃描的鏈。
4.一種半導體器件，包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；第一控制器，包括用于所述支持JTAG測試的外部端子的邊界掃描觸發器以及用于從外部輸入數據的數據輸入端子；和用于將數據輸出到外部實體的數據輸出端子；和第二控制器，包括用于所述插入的邊界掃描觸發器以及用于從外部輸入數據的數據輸入端子；和用于將數據輸出到外部實體的數據輸出端子，其特征在于所述第一控制器的數據輸出端子和所述第二控制器的數據輸入端子被連接在一起，或者所述第一控制器的數據輸入端子和所述第二控制器的數據輸出端子被連接在一起。
5.根據權利要求4所述的半導體器件，其特征在于所述第一和第二控制器將從各自的數據輸入端子順序輸入的數據發送到各自的邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，并且從各自的數據輸出端子輸出所接收到的數據。
6.根據權利要求5所述的半導體器件，其特征在于所述第一和第二控制器配備有旁路寄存器，以在各自的數據輸入端子和數據輸出端子之間短路，并且配備有選擇單元，以將繞各自的邊界掃描觸發器的鏈循環一圈的數據與所述旁路寄存器的數據之一輸出到各自的輸出端子。
7.根據權利要求1所述的半導體器件，其特征在于所述用于高速接口的不支持JTAG測試的外部端子配備有用于串行數據傳輸的端子；并且所述高速輸入/輸出電路配備有并行/串行轉換器和串行/并行轉換器。
8.根據權利要求7所述的半導體器件，其特征在于在根據JTAG測試對半導體器件之間進行連接測試期間，以不同于JTAG測試時鐘的時鐘執行半導體器件之間的串行數據傳輸；并且用于邊界掃描的插入觸發器的數據總是被發送到接收側的半導體器件。
9.一種用于測試印刷電路板的方法，所述印刷電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器，所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器形成一個用于邊界掃描的鏈，其中JTAG測試即為聯合測試行動組測試；和第二半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器，所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器形成一個用于邊界掃描的鏈，所述第一半導體器件的所述用于高速接口的不支持JTAG測試的外部端子與所述第二半導體器件的所述用于高速接口的不支持JTAG測試的外部端子經由信號傳輸線連接在一起，其特征在于通過將所述第一半導體器件的內部電路和所述第二半導體器件的內部電路假設為虛擬的支持JTAG測試的器件，并將包括所述第一半導體器件的高速輸入/輸出電路和用于高速接口的不支持JTAG測試的外部端子、所述第二半導體器件的高速輸入/輸出電路和用于高速接口的不支持JTAG測試的外部端子、以及所述信號傳輸線在內的部分假設為虛擬的不支持JTAG測試的器件，來進行JTAG測試。
10.一種用于測試印刷電路板的方法，所述印刷電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子；支持JTAG測試的外部端子；用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；和選擇器，所述選擇器能夠選擇是利用所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器還是僅僅利用所述支持JTAG測試的外部端子的邊界掃描觸發器來形成用于邊界掃描的鏈，其中JTAG測試即為聯合測試行動組測試；和第二半導體器件，包括經由信號傳輸線與所述第一半導體器件的用于高速接口的不支持JTAG測試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和支持JTAG測試的外部端子，其特征在于如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器，則所述第一半導體器件中的所述選擇器選擇利用所述支持JTAG測試的外部端子的邊界掃描觸發器和所述插入的邊界掃描觸發器來形成用于邊界掃描的鏈，從而進行JTAG測試；并且如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間沒有插入邊界掃描觸發器，則所述第一半導體器件中的選擇器選擇僅僅利用所述支持JTAG測試的外部端子的邊界掃描觸發器來形成用于邊界掃描的鏈，從而進行JTAG測試。
11.一種用于測試印刷電路板的方法，所述印刷電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；第一控制器，其被用于所述支持JTAG測試的外部端子的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數據輸出端子和所述第二控制器的數據輸入端子彼此連接在一起，或者所述第一控制器的數據輸入端子和所述第二控制器的數據輸出端子彼此連接在一起，所述第一和第二控制器將從各自的數據輸入端子順序輸入的數據發送到各自邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入所輸入的數據，并使用所述選擇單元將繞所述各自邊界觸發器的鏈循環了一圈的數據或寫入所述旁路寄存器的數據中的任何一個輸出到各自的數據輸出端子；和第二半導體器件，包括經由信號傳輸線與所述第一半導體器件的用于高速接口的不支持JTAG測試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和支持JTAG測試的外部端子，其特征在于如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器，則所述第一控制器的選擇單元和所述第二控制器的選擇單元都選擇繞各自邊界觸發器的鏈循環了一圈的數據，并將該數據輸出到各自的數據輸出端子；并且如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間沒有插入邊界掃描觸發器，則所述第一控制器的選擇單元選擇繞各自邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，而所述第二控制器的選擇單元選擇寫入所述旁路寄存器的數據，并將所選擇的數據輸出到數據輸出端子，從而進行JTAG測試。
12.一種用于在半導體器件的存儲電路中寫入數據的方法，所述半導體器件包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；第一控制器，其被用于所述支持JTAG測試的外部端子的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數據輸出端子和所述第二控制器的數據輸入端子彼此連接在一起，或者所述第一控制器的數據輸入端子和所述第二控制器的數據輸出端子彼此連接在一起，所述第一和第二控制器將從各自數據輸入端子順序輸入的數據發送到各自邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入所輸入的數據，并使用所述選擇單元將繞所述各自邊界觸發器的鏈循環了一圈的數據或寫入所述旁路寄存器的數據中的任何一個輸出到各自的數據輸出端子，所述內部電路包括與所述用于高速接口的不支持JTAG測試的外部端子相連接的存儲電路，其特征在于所述第一控制器的選擇單元選擇在所述旁路寄存器中寫入的數據，并將所選擇的數據輸出到數據輸出端子；并且所述第二控制器的選擇單元選擇繞所述邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，從而使用被插入在所述第二控制器、所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器將所述數據寫入所述存儲電路。
13.一種用于測試印刷電路板的方法，所述印刷電路板安裝有第一半導體器件，包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；第一控制器，其被用于所述支持JTAG測試的外部端子的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發器，其具有用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數據輸出端子和所述第二控制器的數據輸入端子彼此連接在一起，或者所述第一控制器的數據輸入端子和所述第二控制器的數據輸出端子彼此連接在一起，所述第一和第二控制器將從各自的數據輸入端子順序輸入的數據發送到各自邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入所輸入的數據，并使用所述選擇單元將繞所述各自邊界觸發器的鏈循環了一圈的數據或寫入所述旁路寄存器的數據中的任何一個輸出到各自的數據輸出端子；和第二半導體器件，包括經由信號傳輸線與所述第一半導體器件的用于高速接口的不支持JTAG測試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內部電路之間輸入/輸出信號的高速輸入/輸出電路；和支持JTAG測試的外部端子，其特征在于如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間插入了邊界掃描觸發器，則所述第一控制器的選擇單元和所述第二控制器的選擇單元都選擇繞各自邊界觸發器的鏈循環了一圈的數據，并將該數據輸出到各自的數據輸出端子；并且如果在所述第二半導體器件的內部電路和高速輸入/輸出電路之間沒有插入邊界掃描觸發器，則所述第一控制器的選擇單元選擇繞各自邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，而所述第二控制器的選擇單元選擇寫入所述旁路寄存器的數據，并將所選擇的數據輸出到數據輸出端子，從而進行JTAG測試。
14.一種用于在半導體器件的存儲電路中寫入數據的方法，所述半導體器件包括用于高速接口的不支持JTAG測試的外部端子，其中JTAG測試即為聯合測試行動組測試；支持JTAG測試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測試的外部端子與內部電路之間輸入/輸出信號；被插入到所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器；第一控制器，其被用于所述支持JTAG測試的外部端子的邊界掃描觸發器，其包括用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇器件；和第二控制器，其被用于所述插入的邊界掃描觸發器，其包括用于從外部輸入數據的數據輸入端子、用于將數據輸出到外部實體的數據輸出端子、用于在所述數據輸入端子和所述數據輸出端子之間短路的旁路寄存器、以及選擇器件，所述第一控制器的數據輸出端子和所述第二控制器的數據輸入端子彼此連接在一起，或者所述第一控制器的數據輸入端子和所述第二控制器的數據輸出端子彼此連接在一起，所述第一和第二控制器將從各自數據輸入端子順序輸入的數據發送到各自邊界掃描觸發器的鏈，接收繞所述鏈循環了一圈的數據，在各自的旁路寄存器中寫入所輸入的數據，并使用所述選擇器件將繞所述各自邊界觸發器的鏈循環了一圈的數據或寫入所述旁路寄存器的數據中的任何一個輸出到各自的數據輸出端子，所述內部電路包括與所述用于高速接口的不支持JTAG測試的外部端子相連接的存儲電路，其特征在于所述第一控制器的選擇器件選擇在所述旁路寄存器中寫入的數據，并將所選擇的數據輸出到數據輸出端子；并且所述第二控制器的選擇器件選擇繞所述邊界觸發器的鏈循環了一圈的數據，并將所選擇的數據輸出到數據輸出端子，從而使用被插入在所述第二控制器、所述內部電路和所述高速輸入/輸出電路之間的邊界掃描觸發器將所述數據寫入所述存儲電路。
全文摘要
為了實現對包括在其內部具有不支持JTAG測試的輸入/輸出端子的半導體器件在內的印刷電路板的JTAG測試，一個器件在邏輯上被分為諸如支持JTAG測試的器件和不支持JTAG測試的器件這樣的兩個器件，邊界掃描FF被插入到這兩個器件之間，以與用相同方式配置的另一器件組合起來，并且兩個器件的不支持JTAG測試的部分被等同地組合，從而被當作一個不支持JTAG測試的器件。然后，該器件被夾到支持JTAG測試的器件之間，并且進行JTAG測試。
文檔編號G01R31/26GK1818700SQ20051008403
公開日2006年8月16日 申請日期2005年7月12日 優先權日2005年2月9日
發明者石川勝哉 申請人:富士通株式會社
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
