專利名稱：數據處理器的制作方法
技術領域：
本發明涉及一種對輸入圖像數據執行圖像識別和顯示控制的數 據處理器以及 一 種可以有效地應用于例如車內導系統的技術。
背景技術：
作為以實時方式接收圖像數據并執行圖像識別(諸如對輸入圖 像數據進行特征提取、使用識別結果進行圖像顯示控制等)的數據 處理系統，有車內導航系統，監視攝像系統等。作為應用于導航系 統的數據處理器，例如，日本未審專利公開No. 2000-79860描述了 一種停車協助系統的控制器，包括圖像識別裝置、圖形裝置和中央 處理單元(CPU)。日本未審專利公開No. 2006-"17描述了一種導 航主單元，包括圖像識別單元、圖形呈現單元和CPU。在日本未審專 利公開No. 2000-79860所述的控制器(16)和日本未審專利7>開 No. 2006-4217所述的導航主單元(14 )中的每一個中，都沒有考慮 實時顯示控制、圖像識別等所必需的數據業務量等。也沒有暗示出 將控制器(16)或導航主單元(14)形成在一個芯片上。發明內容本發明的發明人研究了對輸入圖像數據執行圖像識別和顯示控 制的數據處理系統的成本降低。由于用于圖像識別和顯示控制的存
儲器需要大的存儲容量，本發明人發現對于該應用，在一個芯片上 形成數據處理器而不安裝大容量存儲器較為重要。為了實現這點， 首先，發現需要總線仲裁以確保實時性能和大的數據傳輸量(數據 業務)，以便避免對大容量外部存儲器的訪問的沖突。該實時性能 是這樣的，即特定的數據處理必須在預定時間內完成。同樣將大量 數據業務簡稱為高數據帶寬。將描述本發明人針對這點所研究的內容。當無法確保對顯示控 制器的顯示數據的訪問的實時性能時，顯示控制器中的緩沖器中的 數據變為空，且顯示屏幕變得失真。當針對將通過圖像輸入單元接 收的圖像數據存儲到存儲器中的操作無法確保實時性能時，在圖像 輸入單元中的緩沖器溢出，使得在獲取的圖像數據中出現了丟失。 在針對要通過圖像識別模塊識別的圖像數據的獲取無法確保實時性 能的情況下，無法對每個顯示幀執行圖像識別。只能在顯示幀中間 隔地執行圖像識別，所以會降低圖像識別精度。 一般而言，為了滿 足實時性能和高數據帶寬兩者，例如，對某些要求具有實時性能的 實時模塊設置最高優先級，以確保這些模塊的存儲器訪問的實時性能。要求具有高數據帶寬的模塊被等同于CPU和圖形模塊而不等同 于實時模塊那樣進行處理，且通過循環法(round robin)來執行總 線仲裁就足夠了 。圖像識別模塊必須逐幀地讀取/寫入某些屏幕的圖 像數據，且既要求實時性能又要求高數據帶寬。在通過對圖像識別 模塊以及顯示控制器和圖像數據輸入單元設置最高優先級來確保實 時性能以解決對實時性能的要求的情況下，其中這些電路占用總線 權的時段被集中，而不要求實時性能的模塊諸如CPU和圖形模塊(非 實時模塊)卻無法確保必要的數據帶寬。另一方面，當圖像識別模 塊被等同于CPU和圖形模塊那樣來進行處理且總線仲裁通過循環法 來執行時，實時性能不能得到確保。因此，在使用諸如顯示控制器 的實時模塊、諸如圖形控制模塊的高數據帶寬模塊以及既要求實時 性能又要求高數據帶寬的圖像識別模塊的數據處理系統中，為了滿 足要求，圖像識別模塊必須形成在與形成實時模塊和高數據帶寬模
塊的芯片不同的芯片上，且必須針對圖像識別模塊提供專用的存儲 器。其次，發現在通過 一 個芯片執行圖像識別和顯示控制的情況下， 必須安裝能夠根據輸入圖像數據的格式對芯片中的圖像數據的格式 靈活地進行轉換的功能。具體而言，從減少用于圖像識別的數據處理量的角度來說，處理YUV格式的圖像數據是方便的。另一方面， 在使用識別結果的圖形處理中，適于處理RGB格式的圖像數據。類 似地，在圖像顯示控制中，也適于處理RGB格式的圖像數據。而且， 以YUV格式和RGB格式中任意格式處理外部輸入圖像數據的情況也 是存在的。本發明的一個目的是提供一種數據處理器，其有助于降低對輸 入圖像數據執行圖像識別和顯示控制的系統的成本。本發明的另一目的是形成一種數據處理器，其通過一個芯片對 輸入圖像數據執行圖像識別和顯示控制。通過對說明書和附圖的描述，本發明的上述和其它目的及新穎 特征將變得顯而易見。要。 、、 、 '，、，、、1.根據本發明的數據處理器(1)包括中央處理單元(7); 圖形控制器(8);顯示控制器(3);圖像識別模塊(2);存儲控 制器(15),能夠控制對耦合于外部的外部存儲器(17)的訪問； 和圖像數據輸入單元(4, 5),用于從外部輸入圖像數據并能夠對 圖像數據執行必要格式轉換。這些部件形成在單個半導體襯底上。 顯示控制器對經由存儲控制器從外部存儲器讀取的圖像數據執行顯 示控制。圖像數據輸入單元經由存儲控制器將從外部輸入的圖像數 據或經過必要格式轉換的圖像數據存儲到外部存儲器的第 一 區域 (FB1、 FBIO、 FB15、 FB20、 FB22、 FB27或FB33)中。圖形控制器 或中央處理單元通過使用存儲在第 一 區域中的數據執行諸如失真校 正或鳥瞰圖處理的圖像處理，并將處理的數據存儲在外部存儲器的
第二區域中。圖像識別模塊使用第 一 區域中的圖像數據或通過對圖 像數據執行必要數據處理而獲得的第二區域中的圖像數據來執行圖像處理，并將處理結果存儲在外部存儲器的第三區域(FB2、 FB3、 FB4、 FB12、 FB18、 FB24、 FB30或FB36 )中。在上述配置中，數據 處理器形成在單個半導體集成電路中，所以外部存儲器可以公用于 顯示控制、圖像數據輸入和圖像識別，從而本發明有助于降低數據 處理器和使用該數據處理器的數據處理系統的成本。通過對來自外 部的輸入圖像數據的格式進行轉換的功能以及與用于圖像識別的圖 像處理伴隨的數據處理功能，該系統可以適用于多種數據格式的輸 入圖像數據。用于顯示的RGB轉換功能作為本發明的 一 個具體模式，圖像識別模塊或中央處理單元使 用第 一 區域中的圖像數據或經過必要數據處理的第二區域中的圖像 數據來執行圖像識別，并將結果存儲在第三區域中。圖形控制器基 于存儲在第三區域中的圖像識別的結果，將圖形數據以RGB格式存 儲在外部存儲器的第四區域(FB5、 FB13、 FB19、 FB25、 FB31或FB37 )中。顯示控制器可以輸出存儲在第 一 區域中的圖像數據或通過對第 一區域中的圖像數據執行必要格式轉換而獲得的第二區域中的RGB 格式的圖像數據，以及第四區域中的圖形數據(使用經過識別處理 的數據的算術處理的結果)，以便疊加在耦合于外部的顯示器上。 結果，可以在顯示器上顯示對從外部輸入的YUV格式的圖像和RGB 格式的輸入圖像執行的圖像識別的結果。總線仲裁作為本發明的另一具體模式，數據處理器具有第一總線 (BUS1),其耦合了圖像識別模塊、圖像數據輸入單元以及顯示控 制器；以及第二總線(BUS2),其耦合了中央處理單元和存儲控制 器。數據處理器還包括第一仲裁電路(ARB1),用于仲裁來自耦 合到第一總線的電路的總線請求；以及第二仲裁電路(ARB2 ),用 于仲裁來自其它電路的總線請求和第一仲裁電路的仲裁結果。利用 此配置，在來自另 一 電路的總線請求和實時模塊間總線仲裁的結果 之間執行總線仲裁。因此，可以容易地避免沒有向非實時模塊給予 總線權的情況。作為本發明的又一具體模式，數據處理器還包括控制寄存器， 且第 一 和第二仲裁電路中的每個都可以根據控制寄存器中的設定值 來改變仲裁控制模式。例如，當在控制寄存器中設定了第一值(TypA)時，第一仲裁 電路通過循環法仲裁來自耦合到第一總線的總線主控(master)的 總線請求的沖突。第二仲裁電路通過循環法仲裁來自耦合到第二總 線的多個總線主控的總線請求的沖突，并通過循環法仲裁在該仲裁 結果和第 一仲裁電路的仲裁結果之間的沖突。由于針對實時模塊間的總線仲裁、非實時模塊間的總線仲裁以及仲裁結果的仲裁中的每 一個都采用循環法，所以可以確保耦合到第 一 總線的實時模塊的實 時性能，抑制耦合到第二總線的非實時模塊的數據帶寬的急劇減少， 以及確保耦合到第 一總線的圖像識別模塊的高數據帶寬。當在控制寄存器中設定了第二值(TypB)時，第一仲裁電路通 過循環法仲裁來自耦合到第 一 總線的顯示控制器和圖像數據輸入單 元的總線請求的沖突。第二仲裁電路通過第 一循環法仲裁來自耦合 到第二總線的多個總線主控的總線請求的沖突，通過第二循環法仲 裁在第 一循環法的仲裁結果和來自圖像識別模塊的總線請求之間的 沖突，并針對在第一仲裁電路的仲裁結果和第二循環法的仲裁結果 之間的沖突，執行優先級級別控制，對第一仲裁電路的仲裁結果設 置較高優先級。利用此配置，與設定第一值的情況相比，通過非實 時模塊可獲得的數據帶寬減少，且通過圖像識別模塊可獲得的數據 帶寬增加。當在控制寄存器中設定了第三值(TypC)時，第一仲裁電路通 過循環法仲裁來自耦合到第 一 總線的顯示控制器和圖像識別模塊的 總線請求的沖突。第二仲裁電路通過第 一 循環法仲裁來自耦合到第 二總線的多個總線主控的總線請求的沖突，并且針對第 一 仲裁電路 的仲裁結果、第 一循環法的仲裁結果和來自圖像識別模塊的總線請 求間的沖突，執行優先級級別控制，對第一仲裁電路的仲裁結果設 置最高優先級并對來自圖像識另"J模塊的總線請求設置次最高優先 級。利用此配置，與其中設定第二值的情況相比，通過非實時模塊 可獲得的數據帶寬減少，且通過圖像識別模塊可獲得的數據帶寬增 加。2.根據本發明的另一方面的數據處理器(1 )包括中央處理 單元(7);圖形控制器(8);顯示控制器(3);圖像識別模塊(2); 存儲控制器(15)，能夠控制對耦合于外部的外部存儲器(17)的 訪問；以及圖像數據輸入單元(4, 5)，用于從外部輸入圖像數據 并能夠對圖像數據執行必要的第一格式轉換，且這些部件形成在單 個半導體襯底上。顯示控制器對經由存儲控制器從外部存儲器讀取的圖像數據執行顯示控制。圖像識別模塊可以使用存儲在外部存儲 器中的圖像數據來實行圖像處理。利用此配置，將數據處理器形成 在單個半導體集成電路中，使得外部存儲器可以公用于顯示控制、圖像數據輸入以及圖像識別，所以本發明有助于降低數據處理器和 使用該數據處理器的數據處理系統的成本。通過對來自外部的輸入 圖像數據的格式進行轉換的功能以及與用于圖像識別的圖像處理伴 隨的數據處理功能，該系統可以適用于多種數據格式的輸入圖像數據。 一YUV數據處理作為本發明的 一個具體模式，圖像數據輸入單元將從外部輸入 的圖像數據或經過必要的第 一格式轉換的圖像數據經由存儲控制器 存儲到外部存儲器的第一區域(FBl, FB10, FB15, FB20, FB22, FB27 或FB33)中。圖像識別模塊使用第一區域中的圖像數據或經過必要
數據處理的第二區域中的圖像數據來執行圖像處理，并將處理結果存儲在外部存儲器的第三區域(FB2、 FB3、 FB4、 FB12、 FB18、 FB24、 FB30或FB36 )中。作為另一具體模式，圖像處理為濾波器處理，使用通過對YUV 格式的圖像數據的格式進行轉換而獲得的Y數據的圖像數據作為經 過第一格式轉換的圖像數據，來提取圖像邊緣。作為另 一具體模式，圖像識別模塊或中央處理單元使用第 一 區 域中的圖像數據或經過必要數據處理的第二區域中的圖像數據來執 行圖像識別，并將結果存儲在第三區域中。圖形控制器基于圖像識 別的結果將RGB格式的圖形數據存儲在外部存儲器的第四區域(FB5 、 FB13、 FB19、 FB25、 FB31或FB37 )中。作為另一具體模式，顯示控制器可以將存儲在第一區域中的YUV 格式的數據轉換成RGB格式的圖像數據，并將轉換的RGB格式的圖 像數據輸出到耦合于外部的顯示器上。顯示控制器還可以輸出轉換 的RGB格式的圖像數據以及第四區域中的圖像數據，以便疊加在耦 合于外部的顯示器上。格式轉換作為本發明的一個具體模式，圖像數據輸入單元具有第一格式 轉換器(4A或5A)，用于執行第一格式轉換。第一格式轉換器具有 各種轉換功能將圖像數據從YUV格式轉換成RGB格式，將圖像數 據從RGB格式轉換成YUV格式，以及將圖像數據從YUV格式轉換成Y 數據。作為本發明的 一 個具體模式，中央處理單元和圖形控制器可以 對存儲在第一區域中的RGB格式的圖像數據或Y數據的圖像數據執 行失真校正或鳥瞰圖處理，且進一步包括第二格式轉換器(10), 用于將經過失真校正或鳥瞰圖處理的RGB格式的圖像數據轉換成 YUV格式的圖像數據。失真校正或鳥瞰圖處理以及通過第二格式轉換 器的格式轉換都是必要數據處理。
作為本發明的一個具體模式，顯示控制器具有第三格式轉換器(3A),用于執行第二格式轉換。第三格式轉換器具有將圖像數據 從YUV格式轉換成RGB格式的功能，以及將UV數據添加到Y數據的 圖像數據的功 能。總線配置作為本發明的一個具體模式，數據處理器進一步包括第一總 線(BUS1),其耦合了圖像識別模塊、圖像數據輸入單元和顯示控 制器；以及第二總線(BUS2),其耦合了中央處理單元和存儲控制 器。圖形控制器響應于來自中央處理單元的指令，經由存儲控制器 將圖像數據存儲在外部存儲器中。顯示控制器將經由存儲控制器從 外部存儲器讀取的圖像數據輸出到外部的顯示器上。總線仲裁-TypA作為又一模式，數據處理器還包括第一仲裁電路(ARB1)和第 二仲裁電路(ARB2)。第一仲裁電路通過循環法仲裁來自耦合到第 一總線的總線主控的總線請求的沖突。第二仲裁電路通過循環法仲 裁來自耦合到第二總線的總線主控的總線請求的沖突，并通過循環 法仲裁在該仲裁結果和第一仲裁電路的仲裁結果之間的沖突。由于 針對實時模塊間的總線仲裁、非實時模塊間的總線仲裁以及仲裁結 果的仲裁中的每 一 個都采用循環法，所以可以確保耦合到第 一 總線 的實時模塊的實時性能，抑制耦合到第二總線的非實時模塊的數據 帶寬的急劇減少，以及確保耦合到第 一總線的圖像識別模塊的高數 據帶寬。作為又一具體模式，第二仲裁電路執行控制，對被允許使用該 總線來傳送特定數據量的總線請求設定最大總線等待時間，使得一 個總線主控的總線占用時間不會變得過長。作為又一具體模式，通過向來自顯示控制器的總線請求分配多 個時間片(slice),第二仲裁電路通過循環法執行仲裁，以提高顯 示控制的實時性能。總線仲裁-TypB作為又一具體模式，數據處理器還包括第一仲裁電路和第二仲 裁電路。第一仲裁電路通過循環法仲裁來自耦合到第一總線的顯示 控制器和圖像數據輸入單元的總線請求的沖突。第二仲裁電路通過 第 一循環法仲裁來自耦合到第二總線的總線主控的總線請求的沖 突，通過第二循環法仲裁在來自圖像識別模塊的總線請求和第一循 環法的仲裁結果之間的沖突，并針對在第 一 仲裁電路的仲裁結果和 第二循環法的仲裁結果之間的沖突，執行優先級級別控制，對第一 仲裁電路的仲裁結果設置較高優先級。利用此配置，與類型A的總 線仲裁相比，通過非實時模塊可獲得的數據帶寬減少，且通過圖像 識別模塊可獲得的數據帶寬增加。總線仲裁-TypC作為又一具體模式，數據處理器還包括第一仲裁電路和第二仲 裁電路。第一仲裁電路通過循環法仲裁來自耦合到第一總線的顯示 控制器和圖像識別模塊的總線請求的沖突。第二仲裁電路通過第一 循環法仲裁來自耦合到第二總線的總線主控的總線請求的沖突，并 針對第一仲裁電路的仲裁結果、第一循環法的仲裁結果以及來自圖 像識別模塊的總線請求之間的沖突，執行優先級級別控制，對第一 仲裁電路的仲裁結果設置最高優先級并對來自圖像識別模塊的總線 請求設置次最高優先級。利用此配置，與類型B的總線仲裁相比， 通過非實時模塊可獲得的數據帶寬減少，且通過圖像識別模塊可獲得的數據帶寬增加。L 、 ^ 、、、、 ' …根據本發明的數據處理器有助于降低對輸入圖像數據執行圖像 識別和顯示控制的系統的成本。對輸入圖像數據執行圖像識別和顯
示控制的數據處理器可以通過單個芯片來形成。
圖1是應用本發明的圖像數據處理器的框圖。 圖2是圖示圖像識別處理的例子的示意圖。圖3是示出在圖像識別處理加速器和顯示控制器之間的實時性能差異的示意圖。圖4是圖示仲裁電路的第一仲裁模式(TypA)的示意圖。圖5是圖示在顯示控制器和圖像輸入單元不發出總線請求的情況下的等同仲裁模式的示意圖。圖6是圖示部分地使用固定優先級級別的第二仲裁模式(TypB)的示意圖。圖7是圖示部分地使用更多的固定優先級級別的第三仲裁模式 (TypC)的示意圖。圖8是圖示根據圖4、圖6和圖7的仲裁方法而計算的數據帶寬 的示意圖。圖9是根據數據流一般性地示出通過圖像數據處理器的圖像處 理的流程圖。圖10是示出圖像數據處理器中的圖像處理和圖像數據格式之間 的對應關系的示意圖。圖11是圖示在顯示控制器和多層輸出中的格式轉換的數據流的 示意圖。圖12是示出在圖9中輸入YUV格式的圖像數據的情況下的圖像 格式轉換處理的組合的例子的示意圖。圖13是示出在圖9中輸入RGB格式的圖像數據的情況下的圖像 格式轉換處理的組合的例子的示意圖。
具體實施方式
圖像數據處理器
圖1示出了應用本發明的圖像數據處理器。利用例如互補M0S 集成電路制造技術，通過將用于執行圖像處理的各種加速器等安裝 在由單晶硅等制成的單個半導體襯底上作為S0C(片上系統)，形成 圖中所示的圖像數據處理器1。圖像數據處理器1可以應用于車內導 航系統中的各種圖像處理，但不限于此。圖像數據處理器1具有例如第一總線BUS1和第二總線BUS2作 為內部總線。要求具有高數據帶寬和實時性能的圖像識別處理加速 器(IMG:圖像識別模塊)2、特別要求具有實時性能的顯示控制器 (DISPCNT) 3、圖像數據輸入單元(VD0IN1) 4和圖像數據輸入單元 (VD0IN2) 5耦合到第一總線BUS1作為總線主模塊。中央處理單元 (CPU) 7、圖形處理器(GRFC) 8、直接存儲器訪問控制器(DMAC) 9以及圖像數據格式轉換器(FC0NVM1) 10耦合到第二總線BUS2作 為要求一定數據帶寬的非實時總線主模塊。聲音加速器(SND) 12、 諸如ATAPI或USB的存儲接口電路(STRG) 13、用于利用通用外部 總線來執行接口控制的總線狀態控制器(BSC) 14以及存儲控制器 (MCNT)15耦合到第二總線BUS2作為總線從模塊。通過小容量SRAM (靜態隨機訪問存儲器)等制成的工作RAM( WRAM) 16耦合到CPU 7。 總線主模塊表示發出總線訪問請求的電路模塊。總線從模塊表示發 送對總線請求的總線響應的電路模塊。存儲控制器15可以響應于來自總線主控的總線請求，訪問耦合 于圖像數據處理器1的外部的DDR-SDRAM (雙數據速率同步DRAM) 17。可以和同步時鐘的上升沿和下降沿同步地向〃人DDR-SDRAM 17 輸出/輸入讀數據和寫數據。例如，在和最大300MHz的時鐘同步操 作的情況下，當并行輸入/輸出數據位的數目是4字節(32位)時， 實際最大的數據業務量約為1G字節/秒。DDR-SDRAM 17用作圖像數 據處理器1的公用存儲器，圖像數據、圖形數據等的幀緩沖器，程 序存儲器，工作區域等。YUV格式的圖像數據從外部視頻攝像機等輸入到圖像數據輸入 單元4。來自外部視頻攝像機等的YUV格式的圖像數據以及數字RGB
格式的圖像數據輸入到圖像數據輸入單元5。圖像數據輸入單元4和5分別具有格式轉換器(FC0NV) 4A和5A,用于根據需要轉換輸 入圖像數據的格式。格式轉換器4A可以執行從YUV至RGB的格式轉 換(YUV —RGB)以及從YUV至Y數據(亮度數據)的格式轉換(YUV —Y)。格式轉換器5A可以執行從YUV至RGB的格式轉換(YUV —RGB), 從YUV提取亮度信號Y的格式轉換(YUV —Y )，從RGB到YUV的格 式轉換(RGB —YUV )以及從RGB到YUV并從YUV到Y數據的格式轉 換(RGB —YUV —Y)。圖像數據輸入單元4和5將從外部輸入的圖像 數據以及通過對輸入圖像數據執行所需的格式轉換進一步獲得的圖 像數據輸入到DDR-SDRAM 17中。圖像數據輸入單元4和5中的每個 都具有作為外部端子的專用圖像數據輸入端子。圖像數據輸入單元4 和5可以并行接收并處理不同的圖像數據。圖像識別處理加速器2執行濾波處理，用于例如使在YUV格式 的圖像或Y數據(單色圖像數據)的圖像數據上的圖像邊緣可識別。 作為濾波處理的結果的圖像例如通過CPU 7來識別。在減少CPU 7 上圖像識別的負擔的情況下，還提供了專用于圖像識別的CPU,并且 通過專用CPU和圖像識別處理加速器2可以形成圖像識別模塊。顯示控制器3具有專用的圖像數據輸出端子作為外部端子，在 耦合于外部的液晶顯示器(LCD-DSP)等的顯示定時處向DDR-SDRAM 17發出總線請求，并接收在DDR-SDRAM 17的幀緩沖器中存儲的圖像 數據或圖形數據。使輸入數據經過必要格式轉換并且將產生的數據 輸出到諸如液晶顯示器(LCD-DSP)的顯示器。顯示控制器3具有用 于將YUV格式的圖像數據轉換成RGB格式的數據以執行格式轉換的 格式轉換器(FCONV) 3A以及用于將色差信號UV添加到Y數據的圖 像數據的UV添加電路3B,由此將圖像數據轉換成YUV格式的彩色圖 像。顯示控制器3執行將多個層進行疊加的多層顯示控制，并可以 執行將多層不同的圖像數據和圖形數據進行疊加的處理，但不限于 此。具體而言，針對各個層提供多個幀緩沖器，且在執行多層顯示 時，將多個幀緩沖器的數據疊加并輸出到顯示器。
圖像識別處理加速器2、顯示控制器3以及圖像數據輸入單元4 和5的操作模式最初通過CPU 7設定。圖像識別處理加速器2的操 作例如響應于由CPU 7發出的命令來開始。顯示控制器3的操作例 如與圖像顯示定時同步地執行。圖像數據輸入單元4和5的操作例 如與圖像數據的輸入同步地開始。圖形處理器8根據CPU 7的指令將圖形數據存儲在DDR-SDRAM 17 的幀緩沖器中。例如，圖形處理器8將根據圖像識別結果而指示出 的圖形圖像存儲到幀緩沖器中，對輸入圖像數據執行失真校正處理， 將失真校正過的輸入圖像數據存儲到幀緩沖器中，對輸入圖像數據 執行鳥瞰圖處理，以及將經過鳥瞰圖處理的數據存儲到幀緩沖器中。 很明顯，圖形處理器8可以用于根據CPU 7的指令來存儲映射數據 等。例如，圖形處理器8接收指示識別內容的圖像識別結果以及來 自CPU 7的識別內容的坐標數據，根據CPU 7的設定執行繪圖處理， 將用于強調識別內容的標記、圖案等作為RGB格式的圖像數據存儲 到幀緩沖器中。在識別經過失真校正和鳥瞰圖處理的RGB格式的圖像數據的情 況下，圖像數據必須被轉換成YUV格式的圖像數據。為了格式轉換， 使用了格式轉換器(FC0NV1) 10。在經過失真校正和鳥瞰圖處理的 圖像數據只是Y數據的情況下，不執行圖像轉換器(FC0NV1)的格 式轉換。中央處理單元(CPU 7 )對整個圖像數據處理器1執行控制。CPU 7具有用于控制指令執行順序的指令控制單元、用于執行根據由指令 控制單元生成的控制信號執行指令的算術控制和總線訪問操作的執 行單元、指令和數據的高速緩存存儲器以及用于虛擬地址和物理地 址轉換的地址轉換緩沖器。CPU 7的應用程序和OS (操作系統)存 儲在DDR-SDRAM 17的程序區域中，但不限于此。第一和第二總線BUS1和BUS2可以采用例如由地址、數據和控 制信號的信號線組形成的地址/數據總線格式，或作為封裝發送/接 收諸如必要數據和地址的信息的分割事務總線格式。第一總線BUS1
具有第一仲裁電路ARB1,且第二總線BUS2具有第二仲裁電路ARB2。 第一仲裁電路ARB1響應于來自耦合到第一總線BUS1的總線主控的 總線請求而執行仲裁。第二仲裁電路ARB2根據第一仲裁電路ARB1 的仲裁結果和來自其它電路的總線請求來執行仲裁。在采用地址/數 據總線格式的情況下，仲裁電路根據預定仲裁邏輯使電路允許總線 請求獨占總線。在采用分割事務總線格式的情況下，仲裁電路根據 預定仲裁邏輯對總線請求設置優先級，并根據優先級控制向對應電 路發送回總線響應。圖像數據處理器1具有與在芯片上形成要求具有高數據帶寬和 實時性能的圖像識別處理加速器2相關聯的針對總線仲裁和數據格 式轉換的特征配置，并且具有這樣的結構要求具有實時性能的模 塊3、 4和5以及要求具有一定數據帶寬的非實時模塊7、 8、 9和10 共同存在于同一芯片上，且形成在該芯片上的多個總線主模塊共享 外部DDR-SDRAM 17。此后將詳細描述此特;f正配置。圖像識別處理圖2示出了圖像識別處理的例子。將以對來自車頭部設置的攝 像機的圖像進行識別的處理為例進行描述。首先，當YUV格式的圖 像數據從攝像機供給到圖像數據輸入單元4中時，圖像數據輸入單 元4通過使用格式轉換器4A將YUV格式的圖像數據轉換成僅Y數據 的格式的圖像數據(單色圖像數據)，并將產生的圖像數據寫入到 DDR-SDRAM 17的幀緩沖器FBI中。接著，圖像識別處理加速器2讀 取在幀緩沖器FB1中寫入的僅Y數據格式的圖像數據(此后，也簡 稱為Y-格式圖像數據)，通過中值濾波器處理執行諸如去除噪聲且 不模糊圖像邊緣的處理的濾波器處理，且將濾波器處理的結果寫入 到幀緩沖器FB2中。在該處理中，在圖像識別處理加速器2的內部 寄存器中，從CPU7設定寫入開始地址、步輻以及執行圖像處理的x 和y方向的尺寸。根據設定值，在幀緩沖器中的寫入地址按每次傳 遞到DDR-SDRAM 17的凄t據大小遞增。例如，當寫入開始地址為H'1000 —0000,步輻為H，200，且圖j象處理的x和y方向的尺寸分別 為x-H，lOO和y = H，5,且在存儲器中每次傳遞數據的大小為128字 節時，生成的寫入地址為H'1000 —0000, H，1000-0080 (在幀緩沖器 的第一行完成后)，H， 1000_0200, H，1000-0280 (在幀緩沖器的第 二行完成后)，H， 1000 — 0400…，以及H'1000 —0880 (在幀緩沖器的 第五行完成后)。圖像識別處理加速器2讀取DDR-SDRAM 17的幀緩沖器FB2中存 儲的校正的Y圖像數據，并執行邊緣提取處理。圖像識別處理加速 器2將提取的邊緣的Y-格式圖像數據寫入到DDR-SDRAM 17中的幀緩 沖器FB3中。此外，圖像識別處理加速器2讀取在幀緩沖器FB3中 寫入的Y-格式圖像數據，執行二進制化處理，并將通過二進制化處 理獲得的二進制圖像數據寫入到DDR-SDRAM 17的幀緩沖器FB4中。圖像識別處理加速器2通知CPU 7圖像處理結束。根據在圖像 識別應用中指定的圖像識別算法，接收到圖像處理結束的CPU 7讀 取幀緩沖器FB4中的二進制圖像數據并識別車道以及前方車輛。圖 像識別算法指定了 一些判定，使得二進制圖像中某些組的白像素傾 向于特定方向或者形狀的相關值接近于要識別的對象。基于這些判 定，CPU 7獲得所識別的對象的信息以及識別的對象的坐標。CPU 7 將信息發送給圖形處理器8以將用于強調識別的對象的RGB格式的 圖形數據存^"到DDR-SDRAM 17的幀緩沖器FB5中。例如，所存J諸的 圖形數據是用于強調車道和前方車輛的輪廓的著重線。顯示控制器3讀取存儲在DDR-SDRAM 17的幀緩沖器FBI或FB2 中的Y-格式圖像數據以及存儲在幀緩沖器FB5中的圖形數據。顯示 控制器3通過使用UV添加電路3B將UV數據添加到讀取的Y-格式圖 像數據，由此生成YUV格式的圖像數據。YUV格式的圖像數據進一步 在格式轉換器3A中被轉換成RGB格式的圖像數據。顯示控制器3將 轉換的RGB圖像數據和來自幀緩沖器FB5的RGB格式的圖形數據合 成到層中，并將數據顯示在耦合于外部的顯示器(DISP)上。在圖像上要識別的對象主要是車道(白線)、前方車輛、后方
車輛、人行橫道以及道路上的標志(箭頭、速度限制等)。圖像識 別處理加速器執行圖2中所述的中值濾波器處理、邊緣檢測處理以 及二進制化處理，并可以執行用于高速圖像識別處理所需的其它處理，其可以是各種濾波器處理，諸如y校正和排序(rank)濾波器處 理、直方圖處理以及標簽處理。y校正是由CPU.7根據預先寫在存儲 器中的用于在圖像識別處理加速器中進行集中轉換的y值校正表來 校正亮度值的處理。各種濾波器處理可以通過改變由作為對讀取圖 像進行濾波的單元的內核(例如，7x7矩陣)在內部寄存器中設置的 加權因子來執行。內核的大小可以通過寄存器中的設定來改變。直 方圖處理是用于獲得Y-格式圖像數據的亮度值分布的處理。直方圖 處理的結果存儲在圖像識別處理加速器中的直方圖存儲器中。標簽 處理是在二進制圖像中對白像素進行編號的處理。當白像素垂直或 水平地成行時， 一行白像素被視作一個對象，且不給予多個編號。失真校正處理和鳥瞰圖處理可以使用由圖形處理器8或CPU 7 存儲在幀緩沖器FBI中的圖像數據(單色圖像數據)來執行。進行 了失真校正處理和鳥瞰圖處理的圖^象數據可以存儲在DDR-SDRAM 17 的幀緩沖器中，通過圖像識別處理加速器2來讀取，并進行濾波器 處理。在失真校正處理和鳥瞰圖處理之后的處理和上面描述的相似。在圖2的例子中，圖像識別處理僅通過圖像識別處理加速器2 是無法執行的，還需要CPU7。針對這點，通過除了CPU7之外，在 圖像識別處理加速器2中提供專用CPU,或者通過將圖像識別處理加 速器安裝在CPU 7上，而無需使用另一CPU,都可以執行圖像識別。 在圖2的例子中，圖像識別處理加速器2訪問DDR-SDRAM 17總共六 次；讀三次，寫三次。當一個圖像數據尺寸為VGA ( 640 x 480像素) 時，可以從DDR-SDRAM 17接收到1, 843， 200字節的數據或者可以向 DDR-SDRAM 17發送1, 843， 200字節的數據(每像素一個字節)。例 如，當圖像識別處理加速器2必須在一幀(33. 3毫秒)內完成一系 列處理時，要求大約55. 4Mb/s( = 1, 843， 200 + 0. 0333 )的數據帶寬。 還有一種情況，即，使得圖像識別處理加速器2進一步執行濾波器
處理。很明顯，要求圖像識別處理加速器2具有高帶寬和實時性能 兩者。總線仲裁圖3示出了在圖像識別處理加速器2和顯示控制器3之間的實 時性能的差異。圖像識別處理加速器2在一幀(33. 3毫秒)中處理 約10-13個屏幕。顯示控制器3必須向第一總線BUS1發出數據傳送 請求作為總線請求，從DDR-SDRAM 17讀取數據，并且在顯示控制器 3中的顯示緩沖器變空之前短于圖像識別處理加速器2的處理時間 的時間(約7.3微秒)內將該數據供給到顯示數據緩沖器。在預定 定時(在這種情況下，為7.3微秒)處將存儲在顯示數據緩沖器中 的數據輸出到耦合于外部的液晶顯示器(LCD-DSP)等。當沒有針對 顯示數據緩沖器準備數據并且無法輸出數據時，出現諸如顯示失真 的問題。顯示控制器的限制時間短于圖像識別處理加速器2的限制 時間，并且要求更高的處理速度。仲裁電路ARB1和ARB2仲裁對仲裁電路ARB1和ARB2共享的 DDR-SDRAM 17進行訪問的總線請求的沖突，使得滿足比圖像識別處 理加速器2的實時性能更嚴格的顯示控制器3的實時性能和圖像識 別處理加速器2的高數據帶寬兩者。圖4示出了仲裁電路ARB1和ARB2的第一仲裁模式。在第一總 線仲裁模式中，第一仲裁電路ARB1通過循環法仲裁來自作為耦合到 第一總線BUS1的總線主控的圖像識別處理加速器(IMG) 2、圖像數 據輸入單元(VD0IN1和VD0IN2) 4和5以及顯示控制器3的總線請 求的沖突。第二仲裁電路ARB2通過循環法仲裁來自作為耦合到第二 總線BUS2的總線主控的CPU 7、 DMAC 9、圖形處理器(GRF) 8和格 式轉換器(FC0NV1) 10的總線請求的沖突，并且通過循環法仲裁在 該仲裁結果與第一仲裁電路ARB1的仲裁結果之間的沖突。通過動態 地改變所有可接收請求的優先級，將所允許的總線請求的下 一 優先 級變為最低優先級，并且將其它總線請求的每個總線請求變高一個 優先級，由此執行使用循環法的仲裁。對于來自最需要具有實時性能的顯示控制器3的總線請求，給定顯示器0到顯示器9的連續動 態優先級，以便改善顯示控制的實時性能。對于其它電路模塊 (VD0IN1、 VD0IN2、 IMG、 CPU、 GRF、 DMAC和FC0NV1 )中的每個電 路模塊，給定動態優先級。第二仲裁電路ARB2執行控制，對被允許 使用總線傳送特定數據量(例如傳送128字節)的總線請求設定最 大總線等待時間，使得 一 個總線主控的總線占用時間不會變得過長。 將描述圖4的總線仲裁模式中的仲裁結果的例子。例如，當要仲裁的所有電路模塊最初同時發出總線請求以及連續發出總線請求 時，執4亍仲裁使得以顯示器0、 CPU、顯示器1、 GRFC、顯示器2、 DMAC、顯示器3、 FC0NV1、顯示器4、 CPU..... VD0IN1、 DMAC、 VD0IN2、FC0NV1、 IMG、 CPU、顯示器0、…的順序允許總線請求。實際上，顯 示控制器3和圖像輸入單元4和5不會連續地發出總線請求，而是 每預定時間發出請求。當顯示控制器3和圖像輸入單元4和5不發 出總線請求時，仲裁的結果變得等同于圖5中所示的仲裁結果，原 因是此時不發出總線請求的電路模塊不被視為仲裁對象。在這種情 況下，執行仲裁使得以IMG、 CPU、 IMG、 GRFC、 IMG、 DMAC、 IMG、 FC0NV1、 IMG、 CPU、…的順序允許總線請求。由于在實時模塊之間的總線仲裁、在非實時模塊之間的總線仲 裁以及對于總線仲裁的仲裁結果的仲裁中的每一個都采用循環法， 所以可確保耦合到第一總線BUS1的實時模塊的實時性能，抑制耦合 到第二總線BUS2的非實時模塊的數據帶寬的急劇下降，并且確保耦 合到第一總線BUS1的圖像識別處理加速器2的高數據帶寬。圖6示出了還部分地使用固定優先級級別的第二仲裁模式。第 一仲裁電路ARB1通過循環法仲裁來自耦合到第一總線BUS1的圖像 數據輸入單元4和5以及顯示控制器3的總線請求的沖突。第二仲 裁電路ARB2通過第一循環法仲裁來自作為耦合到第二總線BUS2的 總線主模塊的CPU 7、 DMAC 9、圖形處理器8和格式轉換器10的總 線請求的沖突，通過第二循環法仲裁在使用第 一 循環法的仲裁結果
與來自圖像識別處理加速器2的總線請求之間的沖突，并且針對在第一仲裁電路ARB1的仲裁結果與通過第二循環法的仲裁結果之間的 沖突，執行優先級級別控制，對第一仲裁電路ARB1的仲裁結果給定 較高優先級。第一固定優先級(LevO)比第二固定優先級(Levi)高。將描述圖6的總線仲裁模式中的仲裁結果的例子。例如，當作 為仲裁對象的所有總線主控最初同時發出總線請求，并且圖像識別 處理加速器2、 CPU 7、 GRFC 8、 DMAC 9和FC0NV1連續地發出總線請求時，執行仲裁使得以顯示器0、顯示器1.....VD0IN1、 VD0IN2、IMG、 CPU、 IMG、 GRFC、 IMG、 DMAC、 IMG、 FC0NV1、 IMG、 CPU、…的 順序允許總線請求。同樣在這種情況下，以類似于圖4的方式，顯 示控制器3以及圖像輸入單元4和5每預定時間發出總線請求。從 而，當顯示控制器3以及圖像輸入單元4和5不發出總線請求時， 仲裁結果變得等同于圖5所示的仲裁結果。與圖4的總線仲裁相比， 通過非實時模塊可以獲得的數據帶寬降低，并且通過圖像識別處理 加速器2可以獲得的數據帶寬增加。圖7示出了部分地使用更多固定優先級級別的第三仲裁模式。 在第三總線仲裁模式中，第一仲裁電路ABR1通過循環法仲裁來自耦 合到第一總線BUS1的圖像數據輸入單元4和5以及顯示控制器3的 總線請求之間的沖突。第二仲裁電路ABR2通過第一循環法仲裁來自 作為耦合到第二總線BUS2的總線主模塊的CPU 7、 DMAC 9、圖形處 理器8和格式轉換器10的總線請求的沖突。對于在第一仲裁電路 ARB1的仲裁結果、使用第一循環法的仲裁結果和來自圖像識別處理 加速器2的總線請求之間的沖突，執行優先級級別控制，其中對第 一仲裁電路ARB1的仲裁結果允許最高優先級(LevO),對來自圖像 識別處理加速器2的總線請求允許次最高優先級(Levi)，并且對 使用第一循環法的仲裁結果允許最低優先級級別(Lev2)。將描述圖7的總線仲裁模式中的仲裁結果的例子。例如，當作 為仲裁對象的所有總線主控最初同時(一次)發出總線請求時，執
行仲裁使得以顯示器0、顯示器l、 ...、 VD0IN1、 VD0IN2、 IMG、 CPU、 GRFC、 DMAC和FC0NV1的順序允許總線請求。在這種情況下，與圖6 的總線仲裁相比，通過非實時模塊可以獲得的數據帶寬降低，并且 通過圖像識別模塊可以獲得的數據帶寬增加。圖8示出了根據圖4、圖6和圖7的仲裁方法計算的數據帶寬。 作為前提條件，存儲控制器15和DDR-SDRAM 17之間的總數據帶寬 設定為500兆字節/秒(Mb/s )，顯示控制器3要求200Mb/s,圖像 輸入單元4和5要求100Mb/s，并且實時模塊與非實時模塊的傳送大 小比為4: 1。 TypA表示圖4的仲裁模式，TypB表示圖6的仲裁模式， TypC表示圖7的仲裁模式。在TypA和TypB的情況下，圖像識別處 理加速器2、 CPU7、圖形處理器8、 DMAC 9和格式轉換器(FC0NV1) IO連續地發出總線請求。在TypC的情況下，CPU 7、圖形處理器8、 DMAC9和格式轉換器(FC0NV1) IO連續地發出總線請求，并且圖像 識別處理加速器2要求180Mb/s。在圖8中TypA的仲裁請求的情況下，實時模塊與非實時模塊的 傳送大小比為4:1(實時模塊的傳送大小為128字節，非實時模塊的 傳送大小為32字節/秒)，所以實時模塊獲得400Mb/s，并且非實時 模塊獲得100Mb/s。由于顯示控制器3要求200Mb/s并且圖像數據輸 入單元4和5要求100Mb/s,所以通過圖像識別處理加速器2可以獲 得的帶寬為100Mb/s。非實時模塊均分100Mb/s，所以CPU 7、圖形 處理器(GRFC) 8、 DMAC 9和格式轉換器(FC0NV1 ) 10中的每一個 都可以獲得25Mb/s的數據帶寬。在圖8中的TypB的情況下，首先，顯示控制器3獲得200Mb/s， 并且圖像數據輸入單元4和5獲得100Mb/s。其余的200Mb/s由圖像 識別處理加速器2、 CPU 7、圖形處理器(GRFC) 8、— DMAC 9和格式 轉換器(FCONV1) 10分享。由于實時模塊與非實時模塊之間的傳送 大小比為4: 1,所以圖像識別處理加速器2獲得160Mb/s的數據帶寬， 而CPU 7、圖形處理器(GRFC) 8、 DMAC 9和格式轉換器(FC0NV1 ) 10中的每一個都可以獲得10Mb/s的帶寬。
在圖8中的TypC的情況下，首先，顯示控制器3獲得200Mb/s, 并且圖像數據輸入單元4和5獲得100Mb/s。接下來，圖像識別處理 加速器2獲得180Mb/s的帶寬。其余20Mb/s由CPU 7、圖形處理器 (GRFC) 8、 DMAC 9和格式轉換器(FC0NV1 ) 10均分。每個部件可 以獲得5Mb/s的數據帶寬。
在TypA、 TypB和TypC的任意總線仲裁系統中，可以確保顯示 控制器3和圖像數據輸入單元4和5的實時性能。可以確保作為非 實時模塊的CPU 7、圖形處理器(GRFC) 8、 DMAC 9和格式轉換器 (FC0NV1) 10的數據帶寬。而且，可以確保圖像識別處理加速器2
的高實時性能和高數據帶寬兩者。
TypA、 TypB和TypC中的任一總線仲裁系統可以是固定的或者可 以是選擇的。例如，提供可以由CPU 7訪問的控制寄存器，并且根 據控制寄存器的設定值將第一和第二仲裁電路ARB1和ARB2的仲裁 控制模式設定為TypA、 TypB和TypC之一。
數據格式轉換
圖9根據數據流示出了由圖像數據處理器1執行的圖像處理。 僅在RGB格式或者僅Y數據的格式的圖像數據的情況下，可以執行 通過使用CPU7和圖形處理器8執行的失真校正或鳥瞰圖處理(S3)。 僅在僅Y數據的格式或者YUV格式的圖像數據的情況下，可以執行 圖像識別處理(S5)。僅在RGB格式的圖像數據的情況下，可以執 行圖形處理(S6)。顯示控制器3必須向顯示器輸出RGB格式的圖 像數據(S8)。圖10示出了處理與對應的圖像格式之間的關系。為 了實現這些處理，圖像數據處理器1具有多個格式轉換器3A、 3B、 4A、 5A和10。
將YUV格式或RGB格式的圖像數據從外部視頻攝像機等供給到 圖像數據處理器1 ( Sl )。圖像數據輸入單元4和5可以接收供給的 圖像數據并執行第一格式轉換處理(S2)。在步驟S2中的第一格式 轉換處理中，YUV格式的圖像數據可以轉換成僅Y數據的格式的圖像
數據，或者可以將YUV格式的圖像數據轉換成RGB格式的圖像數據。 當取得RGB格式的圖像數據時，不執行第一格式轉換(S2)。通過 圖形處理器8或CPU 7執行失真校正或者鳥瞰圖處理(S3)。在第 二格式轉換處理(S4)中，將經過失真校正或者鳥瞰圖處理的圖像 數據從RGB格式轉換成YUV格式。在其中僅Y數據的格式的圖像數 據經歷失真校正或鳥瞰圖處理的情況中，不執行第二格式轉換。
例如通過圖像識別處理加速器2和CPU 7執行圖像識別處理 (S5)。通過圖形處理器8執行圖形處理(S6)。通過顯示控制器3 執行第三格式轉換和顯示輸出處理(S7)。在步驟S7中的第三格式 轉換處理中，輸入步驟S3中的處理結果數據、圖形處理S6中的結 果數據以及S5中圖像識別處理的處理中(in-process )結果數據(邊 緣檢測處理和Y校正的結果數據)。在第三格式轉換處理中，將UV 數據添加到僅Y數據的格式的圖像數據中，由此獲得YUV格式的圖 像數據，并且可以將YUV格式的圖像數據轉換成RGB格式的圖像數 據。顯示控制器3可以執行從僅Y數據的格式的圖像數據到YUV格 式的圖像數據的轉換，以及從YUV格式的圖像數據到RGB格式的圖 像數據的轉換。在步驟S7的處理中，可以向顯示器以多個層輸出基 于圖像識別結果(S6)所繪制的RGB格式的圖形數據和在步驟S3的 處理中經過失真校正或鳥瞰圖處理的RGB格式的圖像數據。在步驟 S7的處理中，將從圖像識別處理(S5)的結果獲得的RGB格式的圖 形數據(S6)疊加在經過步驟S3處理中的失真校正或鳥瞰圖處理的 僅Y數據的格式的圖像數據或者通過步驟S 3處理中的失真校正或鳥 瞰圖處理或步驟S4中格式轉換而獲得的YUV數據上，并且可以將所 產生的數據以多個層輸出到耦合于外部的顯示器上。圖ll示出了格 式轉換中的數據流和顯示控制器3中以多個層的輸出的例子。
圖12示出了在經由圖9中的圖像數據輸入單元4和5輸入YUV 格式的圖像數據的情況下圖像格式轉換處理的組合的例子。圖13示 出了在其中圖9中輸入RGB格式的圖像數據的情況下圖像格式轉換 處理的組合的例子。很明顯，只要滿足圖10所示的條件，除圖12
和圖13的才各式轉換處理的組合以外的組合也是可以的。
作為圖12的格式轉換處理的第一組合的例子，假設了停車協助 或三維圖像識別(以通過使用視差獲得與對象的距離)。將描述以 下情況中的數據流和處理對攝像機所捕獲的圖像執行失真校正， 識別對象(車輛或人)和白車道(交通車道和人行橫道)，通過圖 形處理器8對對象(車輛或人)和白車道繪制彩色的方形、橢圓形 或粗線，以及將所繪制的方形重疊在LCD上等。
首先，從外部輸入YUV格式的圖像數據，并且圖像數據輸入單 元4和5獲取該圖像數據。在S2的第一格式轉換處理中執行YUV到 Y的轉換，并且將僅Y的格式的圖像數據寫入在DDR-SDRAM 17的幀 緩沖器FB10中。讀取在幀緩沖器FB10中寫入的僅Y數據的格式的 圖像數據，并且通過CPU 7或圖形處理器8執行失真校正或烏瞰圖 處理。將所產生的數據寫入在DDR-SDRAM 17的幀緩沖器FB11中。 僅Y數據的格式的圖像數據不經歷S4中的第二格式轉換。寫入在幀 緩沖器F B11中的僅Y數據的格式的圖像數據由圖像識別處理加速器 2讀取，經過諸如濾波處理的圖像處理，使得可以由CPU 7識別圖像 數據，并且將所處理的數據寫入在DDR-SDRAM 17的幀緩沖器FB12 中。CPU 7讀取存儲在幀緩沖器FB12中的僅Y數據的格式的圖像數 據(或二進制圖像數據)，執行識別處理，并將識別結果(指示所 識別對象)和所識別對象的坐標數據(用于指定所識別對象的圖像 數據的坐標的坐標數據)傳遞到圖形處理器8中。基于所接收的識 別結果和所識別對象的坐標數據，圖形處理器8執行用于強調所識 別對象的繪制操作，并且將所產生的圖像作為RGB格式的圖像數據 (諸如標記或圖案)寫入到DDR-SDRAM 17中的幀緩沖器FB13中。
假設經過圖像識別處理(Y校正、平滑處理等)的僅Y數據格式 的處理中圖像數據存儲在例如幀緩沖器FB14中。由于存儲在幀緩沖 器FB14中的僅Y數據格式的圖像數據是經過諸如Y校正和平滑處理 之類的處理的圖像數據，所以很顯然，該數據比從圖像數據輸入單 元輸入的經過格式轉換且存儲在幀緩沖器FB10中的僅Y數據格式的
圖像數據更清楚，或者比經過失真校正或鳥瞰圖處理的存儲在幀緩
沖器FBll中的僅Y數據格式的圖像數據更清楚。顯示控制器3讀取 存儲在幀緩沖器FB13中的RGB格式的圖像數據(為強調所識別對象 而繪制的圖像)，和存儲在幀緩沖器FB14中的僅Y數據的格式的圖 像數據。作為S7中的第三格式轉換處理，顯示控制器3將UV數據 添加到僅Y數據格式的圖像數據，由此獲得YUV格式的圖像數據， 進一步將該圖像數據轉換成RGB格式的圖像數據，將該RGB格式的 圖像數據以層的方式與存儲在幀緩沖器13中的RGB格式的圖像數據 組合，并將產生的圖像數據作為一層中的RGB格式的圖像數據輸出 到諸如LCD的外部顯示器。在圖像識別中，對僅Y數據的格式的圖 像數據進行處理。因而，與對YUV格式的圖像數據執行圖像識別處 理的情況相比，可以以更高的速度來處理圖像數據。
同樣在第一組合中不執行S6中的繪制處理的情況下，第一至第 三格式轉換處理的組合不發生變化(執行失真校正和圖像識別處 理)。同樣在不執行圖像失真校正的情況下，第一至第三格式轉換 處理的組合不發生變化(執行圖像識別處理和繪制處理)。
作為圖12的格式轉換處理的第二組合的例子，假設了使用顏色 (例如，標記和信號的顏色)來執行圖像識別的情況。首先，從外 部輸入YUV格式的圖像數據，且圖像數據輸入單元4和5獲取該圖 像數據。在S2中的第一格式轉換處理中執行YUV至RGB的轉換，且 將RGB格式的圖像數據寫入在DDR-SDRAM 17中的幀緩沖器FB15中。 讀取幀緩沖器FB15中寫入的RGB格式的圖像數據，且通過CPU 7或 圖形處理器8來執行失真校正或鳥瞰圖處理。將產生的數據寫入在 DDR-SDRAM 17中的幀緩沖器FB16中。作為S4中的第二格式轉換處 理，通過格式轉換器IO將在幀緩沖器FB16中寫入的RGB格式的圖 像數據從RGB格式轉換成YUV格式，且將轉換結果寫入在DDR-SDRAM 17的幀緩沖器FB17中。幀緩沖器FB17中的YUV格式的圖像數據由 圖像識別處理加速器2來讀取并處理成可被CPU 7識別，并且將處 理的數據寫入在DDR-SDRAM 17中的幀緩沖器FB18中。CPU 7讀取存 儲在幀緩沖器18中的僅Y數據格式的圖像數據(或二進制圖像數 據)，執行識別處理，并將識別結果(指示所識別對象)和所識別 對象的坐標數據傳遞到圖形處理器8 。基于所接收到的識別結果和識 別對象的坐標數據，圖形處理器8執行用于強調所識別對象的繪制 操作，并將產生的圖像寫入到DDR-SDRAM 17中的幀緩沖器FB19中。 顯示控制器3讀取在幀緩沖器FB16中寫入的RGB格式中的圖像數據 以及在幀緩沖器FB19中寫入的RGB格式的圖像數據，以層的方式將 讀取的兩個幀中的圖像數據進行組合，并將產生的圖像數據作為一 幀的RGB格式的圖像數據輸出到外部。
作為圖12的格式轉換處理的第三組合的例子，假設了以下情況 對在停車時由后攝像機捕獲的圖像只執行失真校正并在LCD上顯示
所產生的圖像。首先，從外部輸入YUV格式的圖像數據，且圖像數 據輸入單元4和5獲取該圖像數據。在S2中的格式轉換處理中執行 YUV至RGB的轉換，并將RGB才各式的圖像數據寫入在DDR-SDRAM 17 中的幀緩沖器FB20中。CPU7或圖形處理器8讀取幀緩沖器FB20中 寫入的RGB格式的圖像數據，執行失真校正或鳥瞰圖處理，并將處 理產生的數據寫入在幀緩沖器FB21中。不執行S4中的第二格式轉 換處理，而由顯示控制器3讀取存儲在幀緩沖器FB21中的RGB格式 的圖像數據。在沒有執行第三格式轉換的情況下，顯示控制器3將 RGB格式的圖像數據輸出到LCD。
在圖13的第四組合中，假設了這樣的情況從外部接收RGB格 式的圖像數據并執行停車協助或三維圖像識別(以通過使用視差來 獲得到對象的距離)。首先，從外部輸入RGB格式的圖像數據，且 圖像數據輸入單元4和5獲取該圖像數據。在S2中的格式轉換處理 中執行從RGB到YUV以及從YUV到僅Y的格式轉換，并將僅Y格式 的圖像數據寫入在DDR-SDRAM 17中的幀緩沖器FB22中。CPU 7或圖 形處理器8讀取幀緩沖器FB22中寫入的僅Y數據格式的圖像數據， 執行失真校正或鳥瞰圖處理，并將處理結果寫入在DDR-SDRAM 17中 的幀緩沖器FB23中。由于圖像數據是僅Y數據的格式，所以S4中
的第二格式轉換是不必要的。在幀緩沖器fb23中寫入的僅y數據格 式的圖像數據由圖像識別處理加速器2來讀取，并經過圖像處理， 使得圖像數據可以通過cpu 7來識別，且將處理的數據寫入在 ddr-sdram 17中的幀緩沖器fb24中。cpu 7讀取存儲在幀緩沖器fb24 中的僅y數據格式的圖像數據(或二進制圖像數據)，執行識別處 理，并將識別結果(指示所識別對象)和所識別對象的坐標數據傳 遞給圖形處理器8。基于所接收的識別結果和所識別對象的坐標數 據，圖形處理器8執行用于強調所識別對象的繪制操作，并將產生 的圖像(諸如標記或圖案)寫入到幀緩沖器fb25中。假設經過圖像 識別處理(y校正、平滑處理等)的僅y數據格式的處理中圖像數據 存儲在例如幀緩沖器fb26中。由于存儲在幀緩沖器fb26中的僅y 數據格式的圖像數據是經過諸如y校正和平滑處理之類的處理的圖 像數據，所以很顯然，該數據比存儲在幀緩沖器fb22或fb23中的 僅y數據的格式的圖像數據更清晰。顯示控制器3讀取存儲在幀緩 沖器fb25中的rgb格式的圖像數據(為強調所識別對象而繪制的圖 像)以及存儲在幀緩沖器fb26中的僅y數據的格式的圖像數據。通 過s7中的第三格式轉換處理，顯示控制器3將uv數據添加到僅y 數據格式的圖像數據，由此獲得yuv格式的圖像數據，并進一步將 該圖像數據轉換成rgb格式的圖像數據。此后，顯示控制器3以層 的方式將圖像數據進行組合，并將產生的圖像數據作為一層中的rgb 格式的圖像數據輸出到外部。由于通過使用僅y數據的格式的圖像 數據來執行圖像識別，所以與使用rgb格式的圖像數據來執行圖像 識別的情況相比，可以以更高的速度來執行處理。
在圖13的第五組合中，假設了這樣的情況從外部接收rgb格 式的圖像數據并使用顏色來執行。首先，rgb格式的圖像數據從外部 輸入，并被圖像數據輸入單元4和5獲取，且被存儲在ddr-sdram 17 中的幀緩沖器fb27中。由于圖像數據是rgb格式，所以s2中的第 一格式轉換處理是不必要的。cpu 7或圖形處理器8讀取在幀緩沖器 fb27中寫入的rgb格式的圖像數
并將處理結果寫入在幀緩沖器FB28中。作為S4中的第二格式轉換 處理，通過格式轉換器10將存儲在幀緩沖器FB28中的RGB格式的 圖像數據從RGB格式轉換成YUV格式，并將轉換結果寫入在 DDR-SDRAM 17中的幀緩沖器FB29中。在幀緩沖器FB29中寫入的YUV 格式的圖像數據由圖像識別處理加速器2來讀取并被處理成可由 CPU 7來識別，且將處理的數據寫入在DDR-SDRAM 17中的幀緩沖器 FB30中。CPU 7讀取存儲在幀緩沖器FB30中的僅Y數據格式的圖像 數據(或二進制圖像數據)，執行識別處理，且將識別結果(指示 所識別對象)和所識別對象的坐標數據傳遞給圖形處理器8。基于接 收的識別結果和識別對象的坐標數據，圖形處理器8執行用于強調 所識別對象的繪制操作，并將產生的圖像寫入到DDR-SDRAM 17中的 幀緩沖器FB31中。假設經過圖像識別處理的YUV格式的處理中圖像 數據存儲在例如幀緩沖器FB32中。由于存儲在幀緩沖器FB32中的 YUV格式的圖像數據是經過圖像處理的圖像數據，所以很顯然，該數 據比存儲在幀緩沖器FB27中的RGB格式的圖像數據或存儲在幀緩沖 器FB28或FB29中的YUV格式的圖像數據更清楚。顯示控制器3讀 取寫入在幀緩沖器FB32中的YUV格式的圖像數據以及寫入在幀緩沖 器FB31中的RGB格式的圖像數據，在S7中的第三格式轉換處理中 將YUV格式的圖像數據轉換成RGB格式的圖像數據，組合該圖像數 據，并將產生的圖像數據輸出到外部的LCD。
作為圖12中的第六組合，假設了這樣的情況從外部輸入RGB 格式的圖像數據以及使用顏色來執行圖像識別(例如，記號或信號 的顏色)。首先，從外部輸入RGB格式的圖像數據，且圖像數據輸 入單元4和5獲取該圖像數據。由于圖像數據是RGB格式，所以在 不執行第一格式轉換處理的情況下，將圖像數據存儲在DDR-SDRAM 17中的幀緩沖器FB33中。CPU 7或圖形處理器8讀取存儲在幀緩沖 器FB33中的RGB格式的圖像數據，執行失真校正或鳥瞰圖處理，并 將處理結果寫入在幀緩沖器FB34中。作為S4中的第二格式轉換處 理，通過格式轉換器IO將幀緩沖器FB34中存儲的RGB格式的圖像
數據從RGB格式轉換成YUV格式，且將轉換結果存儲在DDR-SDRAM 17 中的幀緩沖器FB35中。在幀緩沖器FB35中存儲的YUV格式的圖像 數據由圖像識別處理加速器2來讀取，并進行處理，以便由CPU 7 來識別，且將所處理的數據存儲在幀緩沖器FB36中。CPU 7讀取存 儲在幀緩沖器FB36中的僅Y數據格式的圖像數據(或二進制圖像數 據)，執行圖像識別處理，并將識別結果(指示所識別對象)和所 識別對象的坐標數據傳遞給圖形處理器8 。基于接收的識別結果和所 識別對象的坐標數據，圖形處理器8繪制標記、圖案等，用于強調 所識別對象，并將產生的圖像寫入到幀緩沖器FB37中。顯示控制器 3讀取寫入在幀緩沖器FB34中的RGB格式的圖像數據以及寫入在幀 緩沖器FB37中的RGB格式的圖像數據。由于這兩個圖像都是RGB格 式的圖像數據，所以在不執行第三格式轉換處理的情況下，組合層 中的圖像，且將產生的圖像數據作為RGB格式的圖像數據輸出到外 部LCD。
上述的圖像數據處理器1帶來以下的效果。 (1 )以通過順序地動態改變優先級的循環法的總線仲裁以及通 過循環法和另外部分地通過固定優先級級別控制的總線仲裁作為仲 裁方法，在要求實時性能的模塊之間的總線仲裁結果與來自另 一模 塊的總線請求之間執行仲裁。因而，確保了耦合到第一總線BUS1的 實時模塊的實時性能，抑制了耦合到第二總線BUS2的非實時模塊的 數據帶寬的顯著下降，并確保了耦合到第一總線BUS1的圖像識別處 理加速器2的高數據帶寬。
(2) 此外，通過仲裁電路ARB1和ARB2可以實現總線仲裁，使 得滿足比圖像識別處理加速器2的實時性能更嚴格的顯示控制器3 的實時性能，以及圖像識別處理加速器2的高數據帶寬。
(3) 圖像數據輸入單元4和5分別具有格式轉換器4A和5A, 顯示控制器3具有格式轉換器3A,并且設置有用于從RGB到YUV的 轉換的格式轉換器IO。因此，圖像數據處理器1可以處理從外部輸 入的圖像數據的格式轉換、用于將顯示數據輸出到外部顯示器的格
式轉換以及適合于內部圖像處理的格式轉換，該內部圖像處理諸如
以YUV格式執行的圖像識別和以RGB格式執行的圖形操作。
(4)圖像數據處理器1可以實現在芯片上形成要求具有高數據 帶寬和實時性能的圖像識別處理加速器2,在同 一芯片上共同存在要 求實時性能的模塊3、 4和5以及要求具有一定數據帶寬的非實時模 塊7、 8、 9和10，以及形成在該芯片上的多個總線主控共享在外部 的DDR-SDRAM 17。
盡管已經基于實施例具體地描述了由本發明人實現的本發明， 但很顯然，本發明并不限于這些實施例，而是可以在不脫離本發明 的主fe的情況下進行各種各樣的修改。
例如，中央處理單元不限于具有高速緩存存儲器和地址轉換緩 沖器的配置。第二總線BUS2可以分層級地進行構造，并且因此仲裁 電路ARB2可以分層級地進行構造。很自然地，在這種情況下，可以 在仲裁電路ARB2的最高級別上執行利用第 一仲裁電路ARB 1的仲裁。 圖像數據處理器1可以具有其它加速器和外圍電路。
盡管未示出，但圖像數據處理器1可以與DDR-SDRAM 17密封在 同一封裝中，并且使用凸點和導線經由布線板電耦合。可選地，圖 像數據處理器1和DDR-SDRAM 17可以密封在不同的封裝中并且經由 安裝板上的導線彼此耦合。
權利要求
1.一種數據處理器，在單個半導體襯底上方包括中央處理單元；圖形控制器；顯示控制器；圖像識別模塊；存儲控制器，能夠控制對耦合于外部的外部存儲器的訪問；和圖像數據輸入單元，用于從所述外部輸入圖像數據并能夠對所述圖像數據執行必要格式轉換，其中所述顯示控制器對經由所述存儲控制器從所述外部存儲器讀取的所述圖像數據執行顯示控制，其中所述圖像數據輸入單元將從所述外部輸入的圖像數據或者經過所述必要格式轉換的圖像數據經由所述存儲控制器存儲到所述外部存儲器的第一區域中，以及其中所述圖像識別模塊使用所述第一區域中的圖像數據或通過對所述第一區域中的圖像數據執行必要數據處理所獲得的第二區域中的圖像數據來執行圖像處理，并將所述處理的結果存儲在所述外部存儲器的第三區域中。
2. 根據權利要求1所述的數據處理器，其中所述圖像識別模塊或所述中央處理單元使用所述第 一 區域 中的圖像數據或經過必要數據處理的所述第二區域中的圖像數據來 執行圖像識別，以及其中所述圖形控制器根據所述圖像識別的結果，將RGB格式的圖 形數據存儲在所述外部存儲器的第四區域中。
3. 根據權利要求2所述的數據處理器，其中所述顯示控制器可 以輸出存儲在所述第 一 區域中的圖像數據或通過轉換存儲在所述第 一區域中的圖像數據所獲得的RGB格式的圖像數據，以及所述第四 區域中的圖形數椐，以便疊加在耦合于所述外部的顯示器上。
4. 根據權利要求2所述的數據處理器，還包括第一總線，耦合了所述圖像識別模塊、所述圖像數據輸入單元和所述顯示控制器；第二總線，耦合了所述中央處理單元和所述存儲控制器；第 一 仲裁電路，用于仲裁來自耦合到所述第 一 總線的電路的總線請求；以及第二仲裁電路，用于仲裁所述第一仲裁電路的仲裁結果和來自其 它電路的總線請求。
5. 根據權利要求4所述的數據處理器，還包括控制寄存器， 其中所述第一和第二仲裁電路中的每一個都可以根據所述控制寄存器中的設定值改變仲裁控制模式。
6. 根據權要求5所述的數據處理器，其中當在所述控制寄存器 中設定第一值時，所述第一仲裁電路通過循環法仲裁來自耦合到所 述第 一總線的總線主控的總線請求的沖突，以及所述第二仲裁電路 通過循環法仲裁來自耦合到所述第二總線的總線主控的總線請求的 沖突，并且通過循環法仲裁在該仲裁結果與所述第一仲裁電路的仲 裁結果之間的沖突。
7. 根據權利要求5所述的數據處理器，其中當在所述控制寄存器中設定第二值時，所述第一仲裁電路通 過循環法仲裁來自耦合到所述第 一 總線的所述圖像數據輸入單元和 所述顯示控制器的總線請求的沖突，以及所述第二仲裁電路通過第 一循環法仲裁來自耦合到所述第二總線的總線主控的總線請求的沖 突，通過第二循環法仲裁在所述第一循環法的仲裁結果與來自所述 圖像識別模塊的總線請求之間的沖突，并針對在所述第 一仲裁電路 的仲裁結果與所述第二循環法的仲裁結果之間的沖突，執行優先級 級別控制，對所述第一仲裁電路的仲裁結果設置較高優先級。
8. 根據權利要求5所述的數據處理器，其中當在所述控制寄存器中設定第三值時，所述第一仲裁電路通 過循環法仲裁來自耦合到所述第 一 總線的所述圖像識別模塊和所述 顯示控制器的總線請求的沖突，以及所述第二仲裁電路通過第 一 循 環法仲裁來自耦合到所述第二總線的總線主控的總線請求的沖突， 并且針對在所述第一仲裁電路的仲裁結果、所述第一循環法的仲裁 結果以及來自所述圖像識別模塊的總線請求間的沖突，執行優先級 級別控制，對所述第一仲裁電路的仲裁結果設置最高優先級，并對 來自所述圖像識別模塊的總線請求設置次最高優先級。
9. 一種數據處理器，包括 中央處理單元； 圖形控制器； 顯示控制器； 圖像識別模塊；存儲控制器，能夠控制對耦合于外部的外部存儲器的訪問；和 圖像數據輸入單元，用于從所述外部輸入圖像數據并能夠對所述 圖像數據執行必要的第 一格式轉換， 這些部件形成在單個半導體襯底上，其中所述顯示控制器對經由所述存儲控制器從所述外部存儲器 讀取的所述圖像數據執行顯示控制，以及其中所述圖像識別模塊可以使用存儲在所述存儲器中的所述圖 像數據執行圖像處理。
10. 根據權利要求9所述的數據處理器，其中所述圖像數據輸入單元將從所述外部輸入的圖像數據或經 過所述必要的第 一格式轉換的圖像數據經由所述存儲控制器存儲到 所述外部存儲器的第一區域中，以及其中所述圖像識別模塊使用所述第 一 區域中的圖像數據或經過 必要數據處理的第二區域中的圖像數據來執行圖像處理，并將所述 處理的結果存儲在所述外部存儲器的第三區域中。
11. 根據權利要求10所述的數據處理器，其中所述圖像處理是 使用通過轉換YUV格式的圖像數據的格式所獲得的Y數據的圖像數 據，作為經過所述第一格式轉換的圖像數據，來提取圖像邊緣的處理。
12. 根據權利要求10所述的數據處理器，其中所述圖像識別模塊或所述中央處理單元使用所述第 一 區域 中的圖像數據或經過必要數據處理的所述第二區域中的圖像數據來 4丸行圖像識別，以及其中所述圖形控制器根據所述圖像識別的結果將RGB格式的圖 形數據存儲在所述外部存儲器的第四區域中。
13. 根據權利要求12所述的數據處理器，其中所述顯示控制器 可以輸出存儲在所述第 一 區域中的圖像數據或通過對存儲在所述第 一區域中的圖像數據執行必要的第二格式轉換所獲得的RGB格式的 圖像數據，以及所述第四區域中的圖形數據，以便疊加在耦合于所 述外部的顯示器上。
14. 根據權利要求IO所述的數據處理器，其中所述圖像數據輸入單元具有用于執行所述第一格式轉換的 第一格式轉換器，以及其中所述第 一 格式轉換器具有各種轉換功能將圖像數據從所述 YUV格式轉換成所述RGB格式，將圖像數據從所述RGB格式轉換成所 述YUV格式，以及將圖像數據從所述YUV格式轉換成Y數據。
15. 根據權利要求10所述的數據處理器，其中所述中央處理單元和所述圖形控制器可以對存儲在所述第 一區域中的RGB格式的圖像數據或Y數據的圖像數據執行失真校正 或鳥瞰圖處理，并且還包括第二格式轉換器，用于將經過所述失真 校正或鳥瞰圖處理的所述RGB格式的圖像數據轉換成所述YUV格式 的圖像數據，以及其中所述失真校正或鳥瞰圖處理以及所述第二格式轉換器的格 式轉換都是所述必要數據處理。
16. 根據權利要求13所述的數據處理器，其中所述顯示控制器具有用于執行所述第二格式轉換的第三格 式轉換器，以及其中所述第三格式轉換器具有將圖像數據從所述YUV格式轉換 成所述RGB格式的功能和將UV數據添加到Y數據的圖像數據的功能。
17. 根據權利要求9所述的數據處理器，還包括 第一總線，耦合了所述圖像識別模塊、所述圖像數據輸入單元和所述顯示控制器；以及第二總線，耦合了所述中央處理單元和所述存儲控制器， 其中所述圖形控制器響應于來自所述中央處理單元的指令，經由所述存儲控制器將圖像數據存儲在所述外部存儲器中，以及其中所述顯示控制器將經由所述存儲控制器從所述外部存儲器讀取的圖像數據輸入到在外部的顯示器。
18. 根據權利要求17所述的數據處理器，還包括第一仲裁電路 和第二仲裁電路，其中所述第一仲裁電路通過循環法仲裁來自耦合到所述第一總 線的總線主控的總線請求的沖突，以及其中所述第二仲裁電路通過循環法仲裁來自耦合到所述第二總 線的總線主控的總線請求的沖突，并通過循環法仲裁在該仲裁結果 與所述第 一 仲裁電路的仲裁結果之間的沖突。
19. 根據權利要求17所述的數據處理器，還包括第一仲裁電路 和第二仲裁電路，其中所述第一仲裁電路通過循環法仲裁來自耦合到所述第一總 線的所述圖像數據輸入單元和所述顯示控制器的總線請求的沖突， 以及其中所述第二仲裁電路通過第一循環法仲裁來自耦合到所述第 二總線的總線主控的總線請求的沖突，通過第二循環法仲裁在所述 第 一循環法的仲裁結果與來自所述圖像識別模塊的總線請求之間的 沖突，并針對在所述第一仲裁電路的仲裁結果與所述第二循環法的 仲裁結果之間的沖突，執行優先級級別控制，對所述第一仲裁電路 的仲裁結果設置較高優先級。
20. 根據權利要求17所述的數據處理器，還包括第一仲裁電路和第二仲裁電路，其中所述第一仲裁電路通過循環法仲裁來自耦合到所述第一總 線的所述圖像識別模塊和所述顯示控制器的總線請求的沖突，以及其中所述第二仲裁電路通過第一循環法仲裁來自耦合到所述第 二總線的總線主控的總線請求的沖突，并針對在所述第 一 仲裁電路 的仲裁結果、所述第一循環法的仲裁結果和來自所述圖像識別模塊 的總線請求間的沖突，執行優先級級別控制，對所述第一仲裁電路 的仲裁結果設置最高優先級，并對來自所述圖像識別模塊的總線請 求設置次最高優先級。
21. 根據權利要求18至20中任一權利要求所述的數據處理器， 其中所述第二仲裁電路執行控制，對被允許使用總線來傳送特定數 據量的總線請求設置最大總線使用等待時間。
22. 根據權利要求18至20中任一權利要求所述的數據處理器， 其中通過向來自所述顯示控制器的總線請求分配多個時間片，所述 第二仲裁電路通過循環法執行仲裁。
全文摘要
本發明有助于降低對輸入圖像數據執行圖像識別和顯示控制的系統成本。數據處理器包括中央處理單元、圖形控制器、顯示控制器、圖像識別模塊、能夠控制對外部存儲器的訪問的存儲控制器和用于從外部輸入圖像數據并能夠執行必要格式轉換的圖像數據輸入單元，這些部件形成在單個半導體襯底上。顯示控制器對經由存儲控制器從外部存儲器讀取的圖像數據執行顯示控制。圖像數據輸入單元將從外部輸入或經過必要格式轉換的圖像數據經由存儲控制器存儲到外部存儲器的第一區域中。圖像識別模塊或中央處理單元使用第一區域中的圖像數據或通過對該圖像數據執行必要數據處理獲得的第二區域中的圖像數據來執行圖像處理，并將處理結果存儲在外部存儲器的第三區域中。
文檔編號G01C21/34GK101105929SQ20071012821
公開日2008年1月16日 申請日期2007年7月5日 優先權日2006年7月14日
發明者倉田修治, 松本芳幸, 齊藤清一 申請人:株式會社瑞薩科技
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
