基于數字信號處理的電磁式互感器誤差測量方法及系統的制作方法
【專利摘要】本發明公開了一種基于數字信號處理的電磁式互感器誤差測量方法及系統，通過第一取樣電路單元獲取被測信號，通過第二取樣電路單元，獲取標準信號，被測信號和標準信號經過放大電路單元和自動增益控制電路單元組合提高信噪比，經過AD轉換器單元轉換為數字信號，FPGA數字信號處理電路單元分別采用相應的算法對AD轉換器單元輸出的數字信號進行采樣分析，找出基波的幅值，然后根據除法公式求解得比差和相位差；實現了電磁式互感器的誤差測量。本發明處理速度快，無積分飽和效應，實現簡單，運行穩定，重量輕、精度高、線性好、測量范圍寬，克服了傳統互感器測量裝置的對信號要求高、響應慢的缺點，對現有電磁式互感器的檢定和校準具有現實意義。
【專利說明】基于數字信號處理的電磁式互感器誤差測量方法及系統
【技術領域】
[0001]本發明屬于互感器測量【技術領域】，尤其涉及一種基于數字信號處理的電磁式互感器誤差測量方法及系統。
【背景技術】
[0002]傳統互感器測量方法主要采用模擬電路對信號進行處理，校驗過程中存在對環境要求高，對電路中高次諧波敏感，速度較慢的現象，并測量輸出數據需要上位機處理,對上位機依賴較高，不能單獨接入數字儀表和在局域網絡中傳輸共享；
[0003]在原來模擬電路中為了獲取90°觸發信號，需要90°移相電路中的積分器使用了運算放大器，但由于運算放大器的不理想，輸入均有偏流，常常會產生積分飽和效應，從而使積分放大器處于阻塞狀態；
[0004]傳統的測量方法是根據觸發信號采集數據，采集后有效數據量較少，當測試環境中有干擾時，很難對數據進行修正，常常因此會出現失真現象，所以傳統校驗儀要求電信號應有較小的失真度，并對測試所處的環境要求也較高。
【發明內容】
[0005]本發明實施例的目的在于提供一種基于數字信號處理的電磁式互感器誤差測量方法及系統，旨在解決傳統的測量方法根據觸發信號采集數據存在的采集后有效數據量較少，易受測試環境干擾影響，不易對數據進行修正，出現失真的問題。
[0006]本發明實施例是這樣實現的，一種基于數字信號處理的電磁式互感器誤差測量方法，該基于數字信號處理的電磁式互感器誤差測量方法包括以下步驟:
[0007]步驟一，通過第一取樣電路單元，獲取被測信號，第一前置放大電路單元和第一自動增益控制電路單元的組合提高信噪比，第一濾波電路單元濾掉高次諧波，信號通過第一AD轉換器單元轉換成數字信號；
[0008]步驟二，通過第二取樣電路單元，獲取標準信號，第二前置放大電路單元和第二自動增益控制電路單元組合提高信噪比，第二濾波電路單元濾掉高次諧波，信號通過整形成標準方波，提供過零脈沖，另一路信號通過第二 AD轉換器單元轉換成數字信號；
[0009]步驟三，FPGA數字信號處理電路單元，接收到過零脈沖，根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量；
[0010]步驟四，FPGA數字信號處理電路單元分別采用相應的算法對第一 AD轉換器單元和第二 AD轉換器單元輸出的數字信號進行采樣分析，找出基波的幅值，然后根據除法公式求解得比差和相位差。
[0011]進一步，在步驟二中，標準端信號經濾波、整形成波形標準的信號作為0°觸發信號和FPGA數據采集時標的依據。
[0012]進一步，在步驟四中，FPGA數字信號處理電路單元在處理過程中可以根據采樣的數據進行分析和歸約，消除失真信號，當采樣信號受外界干擾時，也可通過插值算法修正采樣數值。
[0013]本發明的另一目的在于提供一種基于數字信號處理的電磁式互感器誤差測量系統，該基于數字信號處理的電磁式互感器誤差測量系統包括:
[0014]用于獲取被測端產生的電壓差的第一取樣電路單元；
[0015]與第一取樣電路單元連接，用于提高信噪比以減小噪聲因素干擾的第一前置放大電路單元；
[0016]與第一前置放大電路單元連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第一自動增益控制電路單元；
[0017]與第一自動增益控制電路單元連接，用于抑制采樣信號中高次諧波的第一濾波電路單元；
[0018]與第一濾波電路單元連接，用于對通過第一濾波電路單元濾波第一取樣電路單元獲取被測端產生的電壓差進行暫存的第一采樣保持單元；
[0019]與第一采樣保持單元連接，用于把第一取樣電路單元獲取被測端產生電壓差的模擬信號轉換為數字信號的第一 AD轉換器單元；
[0020]與第一 AD轉換器單元、第二 AD轉換器單元、過零脈沖單元連接，用于對第一 AD轉換器單元轉換的數字信號和標準器二次側取樣電路的數字信號處理，進行采樣分析由FPGA數字信號處理電路單元對被測端電壓差的數據信號和標準器數據信號進行實時采集存入RAM中，找出基波的幅值得到比差，使用加窗快速傅里葉變換算法得到被測端電壓差信號和標準器電壓信號的波形的幅值，將兩個幅值數據除以對應取樣電阻值得到被測電端差電流和正交分量和標準器電流值，將這兩個數據代入比差計算公式可得到比差；根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量，計算出角差，過零脈沖作為第一 AD轉換器信號采集的中斷，中斷得到的實時數據即為同相分量，將數值與使用加窗快速傅里葉變換算法得到標準器電壓信號的波形的幅值轉換成電流量后代入角差公式得到角差，采樣過程中根據精度要求調節采樣頻率，對所采樣的數據利用累加器打上時標，用于相關數值的運算；
[0021]用于獲取標準端上信號的第二取樣電路單元；
[0022]與第二取樣電路單元連接，用于提高信噪比以減小噪聲因素干擾的第二前置放大電路單元；
[0023]與第二前置放大電路單元連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第二自動增益控制電路單元；
[0024]與第二前置放大電路單元，用于通過全波整流電路實現交流和直流變換的交流/直流變換電路單元；
[0025]與第二自動增益控制電路單元連接，用于抑制采樣信號中高次諧波的第二濾波電路單元；
[0026]與第二濾波電路單元連接，用于形成波形標準的信號，輸入FPGA作為0°觸發信號的整形電路單元；
[0027]與整形電路單元連接，用于接收整形電路單元的波形信號，對信號進行過零脈沖處理的過零脈沖單元；
[0028]與第二濾波電路單元連接，用于對第二濾波電路單元的信號進行暫存的第二采樣保持單元；
[0029]與第二采樣保持單元連接，用于用于把第二取樣電路單元獲取標準端上信號的模擬信號轉換為數字信號的第二 AD轉換器單元；
[0030]與第一自動增益控制電路單元、第二自動增益控制電路單元和交流/直流變換電路單元連接，用于對交流/直流變換電路單元整流后的直流信號和第一自動增益控制電路單元、第二自動增益控制電路單元工作信號放大進行顯示的百分表單元；
[0031]與百分表單元連接，用于為百分表單元提供電源的直流電源單元。
[0032]進一步，FPGA數字信號處理電路單元的比差和相位差數值以及時標提供給上位機接口使用。
[0033]進一步，FPGA數字信號處理電路單元可以根據采樣的數據進行分析和歸約，消除失真信號，當采樣信號受外界干擾時，通過插值算法修正采樣數值。
[0034]進一步，插值算法修正采樣數值的方法為:對實時的采樣數據進行分析后，發現異常數據，將異常數據丟棄，并用所采樣數據的前一個時標和后一個時標的值推算出中間值。
[0035]本發明提供的基于數字信號處理的電磁式互感器誤差測量方法及系統，采用FPGA數字信號處理電路單元，實現了數字濾波、快速傅里葉變換(FFT)，降低了損耗，提高了測量精度和效率；通過取樣電路、模擬信號處理電路、AD轉換電路和FPGA數字信號處理電路，實現了電磁式互感器的誤差測量。本發明處理速度快，無積分飽和效應，實現簡單，運行穩定，重量輕、精度高、線性好、測量范圍寬，克服了傳統互感器測量裝置的對信號要求高、響應慢的缺點，對現有電磁式互感器的檢定和校準具有現實意義。
【專利附圖】
【附圖說明】
[0036]圖1是本發明實施例提供的基于數字信號處理的電磁式互感器誤差測量方法的流程圖；
[0037]圖2是本發明實施例提供的基于數字信號處理的電磁式互感器誤差測量系統的結構示意圖；
[0038]圖中:1、第一取樣電路單元；2、第一前置放大電路單元；3、第一自動增益控制電路單元；4、第一濾波電路單元；5、第一采樣保持單元；6、第一 AD轉換器單元；7、FPGA數字信號處理電路單元；8、第二取樣電路單元；9、第二前置放大電路單元；10、交流/直流變換電路單元；11、第二自動增益控制電路單元；12、第二濾波電路單元；13、整形電路單元；14、第二采樣保持單元；15、過零脈沖單元；16、第二 AD轉換器單元；17、百分表單元；18、直流電源單元。
【具體實施方式】
[0039]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0040]下面結合附圖及具體實施例對本發明的應用原理作進一步描述。
[0041]如圖1所示，本發明實施例的基于數字信號處理的電磁式互感器誤差測量方法包括以下步驟:[0042]SlOl:通過第一取樣電路單元:獲取被測信號，第一前置放大電路單元和第一自動增益控制電路單元的組合提高信噪比，第一濾波電路單元濾掉高次諧波，信號通過第一AD轉換器單元轉換成數字信號；
[0043]S102:通過第二取樣電路單元:獲取標準信號，第二前置放大電路單元和第二自動增益控制電路單元組合提高信噪比，第二濾波電路單元濾掉高次諧波，信號通過整形成標準方波，提供過零脈沖，另一路信號通過第二 AD轉換器單元轉換成數字信號；
[0044]S103:FPGA數字信號處理電路單元:接收到過零脈沖，根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量；
[0045]S104 =FPGA數字信號處理電路單元分別采用相應的算法對第一 AD轉換器單元和第二 AD轉換器單元輸出的數字信號進行采樣分析，找出基波的幅值，然后根據除法公式求解得比差和相位差；
[0046]如圖2所示，本發明實施例的基于數字信號處理的電磁式互感器誤差測量系統主要由第一取樣電路單元1、第一前置放大電路單元2、第一自動增益控制電路單元3、第一濾波電路單元4、第一采樣保持單元5、第一 AD轉換器單元6、FPGA數字信號處理電路單元7、第二取樣電路單元8、第二前置放大電路單元9、交流/直流變換電路單元10、第二自動增益控制電路單元11、第二濾波電路單元12、整形電路單元13、第二采樣保持單元14、過零脈沖單元15、第二 AD轉換器單元16、百分表單元17、直流電源單元18組成；
[0047]用于獲取被測端產生的電壓差的第一取樣電路單元I ;
[0048]與第一取樣電路單元I連接，用于提高信噪比以減小噪聲等因素干擾的第一前置放大電路單元2 ；
[0049]與第一前置放大電路單元2連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第一自動增益控制電路單元3 ;
[0050]與第一自動增益控制電路單元3連接，用于抑制采樣信號中高次諧波的第一濾波電路單元4 ；
[0051]與第一濾波電路單元4連接，用于對通過第一濾波電路單元4濾波第一取樣電路單元I獲取被測端產生的電壓差進行暫存的第一采樣保持單元5 ；
[0052]與第一采樣保持單元5連接，用于把第一取樣電路單元I獲取被測端產生電壓差的模擬信號轉換為數字信號的第一 AD轉換器單元6 ；
[0053]與第一 AD轉換器單元6、第二 AD轉換器單元16、過零脈沖單元15連接，用于對第一 AD轉換器單元6轉換的數字信號和標準器二次側取樣電路的數字信號處理，進行采樣分析，由FPGA數字信號處理電路單元7對被測端電壓差的數據信號和標準器數據信號進行實時采集存入RAM中，找出基波的幅值得到比差，使用加窗快速傅里葉變換算法得到被測端電壓差信號和標準器電壓信號的波形的幅值，將兩個幅值數據除以對應取樣電阻值得到被測電端差電流和正交分量和標準器電流值，將這兩個數據代入比差計算公式可得到比差；根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量，計算出角差，過零脈沖作為第一 AD轉換器信號采集的中斷，中斷得到的實時數據即為同相分量，將數值與使用加窗快速傅里葉變換算法得到標準器電壓信號的波形的幅值轉換成電流量后代入角差公式得到角差，采樣過程中根據精度要求調節采樣頻率，對所采樣的數據利用累加器打上時標，用于相關數值的運算；[0054]用于獲取標準端上信號的第二取樣電路單元8 ；
[0055]與第二取樣電路單元8連接，用于提高信噪比以減小噪聲等因素干擾的第二前置放大電路單元9 ;
[0056]與第二前置放大電路單元9連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第二自動增益控制電路單元11 ;
[0057]與第二前置放大電路單元9，用于通過全波整流電路實現交流和直流變換的交流/直流變換電路單元10;
[0058]與第二自動增益控制電路單元11連接，用于抑制采樣信號中高次諧波的第二濾波電路單元12 ；
[0059]與第二濾波電路單元12連接，用于形成波形標準的信號，輸入FPGA作為0°觸發信號的整形電路單元13;
[0060]與整形電路單元13連接，用于接收整形電路單元13的波形信號，對信號進行過零脈沖處理的過零脈沖單元15 ；
[0061]與第二濾波電路單元12連接，用于對第二濾波電路單元12的信號進行暫存的第二采樣保持單元14 ；
[0062]與第二采樣保持單元14連接，用于用于把第二取樣電路單元8獲取標準端上信號的模擬信號轉換為數字信號的第二 AD轉換器單元16 ；
[0063]與第一自動增益控制電路單元3、第二自動增益控制電路單元11和交流/直流變換電路單元10連接，用于對交流/直流變換電路單元10整流后的直流信號和第一自動增益控制電路單元3、第二自動增益控制電路單元11工作信號放大進行顯示的百分表單元17 ；
[0064]與百分表單元17連接，用于為百分表單元17提供電源的直流電源單元18 ；
[0065]本發明的FPGA數字信號處理電路單元7接收到過零脈沖單元15的信號，根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量；FPGA數字信號處理電路單元7分別采用相應的算法對第一 AD轉換器單元6和第二 AD轉換器單元16輸出的數字信號進行采樣分析，找出基波的幅值，然后根據除法公式求解得比差和相位差，不需要90°移相電路，數值可直接接數字儀表、上位機接口或打包后用于網絡傳輸共享；FPGA數字信號處理電路單元7在處理過程中可以根據采樣的數據進行分析和歸約，消除失真信號，當采樣信號受外界干擾時，也可通過插值算法修正采樣數值；對實時的采樣數據進行分析后，發現異常數據，將異常數據丟棄，并用所采樣數據的前一個時標和后一個時標的值推算出中間值。
[0066]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種基于數字信號處理的電磁式互感器誤差測量方法，其特征在于，該基于數字信號處理的電磁式互感器誤差測量方法包括以下步驟: 步驟一，通過第一取樣電路單元，獲取被測信號，第一前置放大電路單元和第一自動增益控制電路單元的組合提高信噪比，第一濾波電路單元濾掉高次諧波，信號通過第一 AD轉換器單元轉換成數字信號； 步驟二，通過第二取樣電路單元，獲取標準信號，第二前置放大電路單元和第二自動增益控制電路單元組合提高信噪比，第二濾波電路單元濾掉高次諧波，信號通過整形成標準方波，提供過零脈沖，另一路信號通過第二 AD轉換器單元轉換成數字信號； 步驟三，FPGA數字信號處理電路單元，接收到過零脈沖，根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量； 步驟四，FPGA數字信號處理電路單元分別采用相應的算法對第一 AD轉換器單元和第二AD轉換器單元輸出的數字信號進行采樣分析，找出基波的幅值，然后根據除法公式求解得比差和相位差。
2.如權利要求1所述的基于數字信號處理的電磁式互感器誤差測量方法，其特征在于，在步驟二中，標準端信號經濾波、整形成波形標準的信號作為0°觸發信號和FPGA數據采集時標的依據。
3.如權利要求1所述的基于數字信號處理的電磁式互感器誤差測量方法，其特征在于，在步驟四中，FPGA數字信號處理電路單元在處理過程中可以根據采樣的數據進行分析和歸約，消除失真信號，當采樣信號受外界干擾時，也可通過插值算法修正采樣數值。
4.一種基于數字信號處理的電磁式互感器誤差測量系統，其特征在于，該基于FPGA數字信號處理的電磁式互感器誤差測量系統包括: 用于獲取被測端產生的電壓差的第一取樣電路單元； 與第一取樣電路單元連接，用于提高信噪比以減小噪聲因素干擾的第一前置放大電路單元； 與第一前置放大電路單元連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第一自動增益控制電路單元； 與第一自動增益控制電路單元連接，用于抑制采樣信號中高次諧波的第一濾波電路單元; 與第一濾波電路單元連接，用于對通過第一濾波電路單元濾波第一取樣電路單元獲取被測端產生的電壓差進行暫存的第一采樣保持單元； 與第一采樣保持單元連接，用于把第一取樣電路單元獲取被測端產生電壓差的模擬信號轉換為數字信號的第一 AD轉換器單元； 與第一 AD轉換器單元、第二 AD轉換器單元、過零脈沖單元連接，用于對第一 AD轉換器單元轉換的數字信號和標準器二次側取樣電路的數字信號處理，進行采樣分析，由FPGA數字信號處理電路單元對被測端電壓差的數據信號和標準器數據信號進行實時采集存入RAM中，找出基波的幅值得到比差，使用加窗快速傅里葉變換算法得到被測端電壓差信號和標準器電壓信號的波形的幅值，將兩個幅值數據除以對應取樣電阻值得到被測電端差電流和正交分量和標準器電流值，將這兩個數據代入比差計算公式可得到比差；根據過零脈沖，分時取樣，并作為采樣時標，得到差值與標準端的正交分量，計算出角差，過零脈沖作為第一AD轉換器信號采集的中斷，中斷得到的實時數據即為同相分量，將數值與使用加窗快速傅里葉變換算法得到標準器電壓信號的波形的幅值轉換成電流量后代入角差公式得到角差，采樣過程中根據精度要求調節采樣頻率，對所采樣的數據利用累加器打上時標，用于相關數值的運算； 用于獲取標準端上信號的第二取樣電路單元； 與第二取樣電路單元連接，用于提高信噪比以減小噪聲因素干擾的第二前置放大電路單元； 與第二前置放大電路單元連接，用于在工作電流降低到額定電流小于20%時把工作信號放大的第二自動增益控制電路單元； 與第二前置放大電路單元，用于通過全波整流電路實現交流和直流變換的交流/直流變換電路單元； 與第二自動增益控制電路單元連接，用于抑制采樣信號中高次諧波的第二濾波電路單元; 與第二濾波電路單元連接，用于形成波形標準的信號，輸入FPGA作為0°觸發信號的整形電路單元； 與整形電路單元連接，用于接收整形電路單元的波形信號，對信號進行過零脈沖處理的過零脈沖單元； 與第二濾波電路單元連接，用于對第二濾波電路單元的信號進行暫存的第二采樣保持單元； 與第二采樣保持單元連接，用于把第二取樣電路單元獲取標準端上信號的模擬信號轉換為數字信號的第二 AD轉換器單元； 與第一自動增益控制電路單元、第二自動增益控制電路單元和交流/直流變換電路單元連接，用于對交流/直流變換電路單元整流后的直流信號和第一自動增益控制電路單元、第二自動增益控制電路單元工作信號放大進行顯示的百分表單元； 與百分表單元連接，用于為百分表單元提供電源的直流電源單元。
5.如權利要求4所述的基于數字信號處理的電磁式互感器誤差測量系統，其特征在于，FPGA數字信號處理電路單元的比差和相位差數值以及時標提供給上位機接口使用。
6.如權利要求4所述的基于數字信號處理的電磁式互感器誤差測量系統，其特征在于，FPGA數字信號處理電路單元可以根據采樣的數據進行分析和歸約，消除失真信號，當采樣信號受外界干擾時，通過插值算法修正采樣數值。
7.如權利要求6所述的基于數字信號處理的電磁式互感器誤差測量系統，其特征在于，插值算法修正采樣數值的方法為:對實時的采樣數據進行分析后，發現異常數據，將異常數據丟棄，并用所采樣數據的前一個時標和后一個時標的值推算出中間值。
【文檔編號】G01R35/02GK103543431SQ201310500538
【公開日】2014年1月29日 申請日期:2013年10月22日 優先權日:2013年10月22日
【發明者】黃麟, 陸漢兵 申請人:江蘇靖江互感器廠有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
