專利名稱：一種相控陣超聲檢測數據采集與處理裝置的制作方法
技術領域：
本發明涉及一種檢測數據采集與處理裝置領域，尤其涉及一種相控陣超聲檢測數據 采集與處理裝置。用于海洋平臺結構缺陷相控陣超聲檢測的高速多通道數據采集與處 理。
背景技術：
海洋平臺結構所處環境惡劣，隨著服役時間的增長，海洋平臺結構會出現不同程度、 不同形式的損傷，這些損傷缺陷的存在將嚴重威脅海洋平臺結構的服役安全與可靠性。 因此，為確保海洋平臺結構的安全運行，必須進行平臺結構定期或不定期的檢測。
海洋平臺結構的樁腿一般由若干種規格的鋼管焊接而成，其水上、下焊縫部位和管 體需要進行安全檢測與維護，以保證海洋平臺結構及各種設備的安全、穩定工作。目前， 超聲檢測是一種海洋平臺結構常用的無損檢測技術，在超聲檢測設備中，超聲數據采集 與處理是關鍵部件之一。在進行海洋平臺結構缺陷超聲檢測時，由于超聲波的中心頻率 很高(一般可達5MHz)，導致模數(A/D)轉換采樣頻率可高達40MHz，故其數據采集與處 理裝置必須能實時處理高速大容量的超聲數據。而目前巿場上現有的超聲數據采集和處 理裝置通道數少且采樣頻率不達要求，而且傳統超聲數據采集與處理裝置是應用單片機 (MCU)或數字信號處理器(DSP)通過軟件控制數據采集的A/D轉換，這樣必將頻繁中斷系 統的運行，數據采集與處理的速度也將受到極大限制。
發明內容
本發明所要解決的技術問題是針對現有技術的現狀，提供一種檢測數據準確快速、 實時性好、操作簡便、穩定可靠、用途廣泛的具有高速多通道的相控陣超聲數據采集與 處理裝置。用于海洋平臺結構各種規格管體的各種缺陷的全方位檢測，從而快速、準確 地檢測出海洋平臺結構管體的內外部裂紋和腐蝕等缺陷，進一歩提高檢測裝置的檢測能 力。
本發明解決現有技術問題所采用的技術方案為 一種相控陣超聲檢測數據采集與處 理裝置，包括USB總線及其相連接的主控計算機；其中USB總線通信連接有數據采集 與處理卡組件，數據釆集與處理卡組件連接有64陣元超聲相控陣列換能器；數據采集 與處理卡組件含有16個完全相同的數據采集與處理卡；數據采集與處理卡包括有相配
合連接的四路超聲發射/接收及信號預處理電路、A/D轉換模塊、FPGA模塊、DSP微處理
器模塊、復位電路和電源模塊，數據采集與處理卡組件具有64個輸入通道，16個輸出
通道，其中，每4個輸入通道和1個輸出通道對應有一個數據采集與處理卡；在數據采
集與處理卡中有一個4選1模擬開關，以選擇其中的一個通道，1個至16個通道的選擇，
實現了超聲相控陣列換能器陣元數的選通；16個數據采集與處理卡內均集成了完全相同
的四路超聲發射/接收及信號預處理電路；64陣元超聲相控陣列換能器能實現超聲波的
發射與接收，通過控制換能器陣列中各陣元的激勵或接收脈沖的時間延遲，改變由各陣
元發射或接收聲波到達或來自物體內某點時的相位關系，實現聲束的靈活偏轉和聚焦， 選用所需陣元組也能實現聲束位置的橫向運動。上述的四路超聲發射/接收及信號預處理電路包括有超聲相控陣換能器信號輸入電路、多路模擬開關、帶通濾波電路、預放大電路和可控增益放大電路；超聲相控陣換能器信號輸入電路與多路模擬開關的輸入端相連，多路模擬開關的輸出端與帶通濾波電路的輸入端相連，帶通濾波電路的輸出端與預放大電路的輸入端相連，預放大電路的輸出端與可控增益放大電路的輸入端相連，可控增益放大電路的輸出端與A/D轉換模塊的輸入端相連，用于選通一路超聲回波信號并對其進行放大和帶通濾波處理，并送至A/D轉換模塊等待采樣。
上述的FPGA模塊包括FPGA芯片、FP(;A配置電路、品振電路、JTAG接口電路、AS接口電路；FPGA芯片的第一接口連接DSP微處理器模塊，用于控制A/D進行采樣，采樣結束后，將采樣結果存儲到FPGA中的F工FO緩存區，同時生成一個釆樣結束脈沖信號作為DSP的一個外部中斷信號，通知DSP提取采樣結果；FPGA芯片的第二接口連接JTAG接口電路，用來下載程序和調試程序；FPGA芯片的第三接口連接FPGA配置電路，FPGA配置電路連接AS接口電路，以AS模式下載程序至FPGA配置電路，內部的程序供FPGA模塊調用，即使掉電后程序代碼也不會消失；FPGA芯片的第四接口連接晶振電路，晶振電路提供100MHz的振蕩信號，并利用FPGA芯片內部的分頻電路得到采樣時鐘，單通道最高采樣頻率為62.5MHz。
上述的DSP微處理器模塊對FPGA芯片產生的鎖相脈沖和A/D采樣結束后產生的采樣結束脈沖進行中斷響應，從FPGA芯片中的F工FO緩存中提取采樣值，用來將A/D轉換后的數據在傳輸到主控計算機之前，進行數據預處理；DSP微處理器模塊的第一接口與具有32M字節的快閃存儲器N0RFLASH電路相連，用于存儲數采系統的啟動代碼，作為系統的啟動芯片，存放DSP程序及其它配制數據；DSP微處理器模塊的第二接口與SDRAM電路相連，用來暫存用戶臨時數據和分配數采系統堆棧空間；DSP微處理器模塊的第三接口與USB總線接口電路相連，實現DSP微處理器模塊與主控計算機之間的數據傳送，USB總線接口電路與USB總線相連，將采樣數據送入主控計算機進行后續處理。
上述的四路超聲發射/接收及信號預處理電路采用四個通道分時工作方式，四個通道分時進行超聲發射，四路超聲回波信號經多路模擬開關后一路信號被選通，進行信號放大與帶通濾波，然后在FPGA模塊的控制下經A/D轉換模塊轉換為數字信號后由FPGA模塊控制送入FPGA模塊內部的FIFO模塊進行緩存，緩存器存儲滿后，向DSP微處理器模塊發送中斷請求，DSP微處理器模塊通過數據總線對數據進行讀取并存儲；DSP微處理器模塊對讀入的數據進行濾波、去噪處理，提取信號的特征值，將FPGA模塊作為外部控制器，對USB總線接口電路進行控制，通過USB總線將數據采集結果傳輸到主控計算機中進行波形顯示、缺陷圖像重構的后續處理。
上述的四路超聲發射/接收及信號預處理電路的激活是由FPGA模塊來完成的，當FPGA模塊輸出的窄脈沖加在16個完全相同的數據采集與處理卡中的其中一個四路超聲發射/接收及信號預處理電路時，該四路超聲發射/接收及信號預處理電路便開始工作；四路超聲發射/接收及信號預處理電路主要用于產生高壓窄脈沖信號，此高壓窄脈沖信號加載在超聲換能器的壓電晶片上，將電能轉換為聲能而產生超聲波信號，同時可接收超聲回波信號并對其進行放大與帶通濾波。上述的四路超聲發射/接收及信號預處理電路中的預放大電路和可控增益放大電路采用三片可控增益運算放大器和一片10位分辨率D/A轉換器組成，通過FPGA模塊對其增益進行動態控制，三片可控增益運算放大器連接成三級級聯方式，每一級設置成-10dB至+30dB的增益范圍，三級之間采用交流耦合方式，以避免前級直流電壓的漂移經后級放大后，湮沒了有用的回波信號；增益控制電壓通過FPGA模塊來控制，控制電壓變換范圍由0V至2. 5V,數據采集過程中通過FPGA模塊內部的比較電路自動調整增益放大器增益倍數，以提高對微弱信號的分辨能力。
上述的A/D轉換模塊輸出數據是8位，A/D轉換模塊數據輸入到FPGA模塊，經過FPGA模塊后輸出為16位，這樣設計可充分發揮DSP的16位數據傳輸能力，提高了系統的工作效率。
上述的復位電路分別與對應芯片復位引腳相連接進行復位操作；電源模塊分別與其它各模塊相連接以提供電源供給。
與現有技術相比，本發明由于采用了以上技術方案，主要具有以下突出優點(1)所述裝置設計了具有信號衰減、增益放大和濾波等功能的信號預處理電路，采用8位精度、最高采樣率為100MSPS的A/D轉換模塊，工作電壓為+3V，平行輸出接口，兼容TTL/CMOS格式，可以方便的與FPGA模塊配合使用。(2)利用FPGA模塊極其靈活、可編程的特點，在其中實現了FIFO和邏輯時序控制，大大簡化了電路結構，并為整個電路的時序同步提供了方便。(3) DSP微處理器模塊實現采集信號的預處理數字濾波卡內控制，使得檢測速度大大提高，并可減輕主控計算機的信號處理負擔。數據采集與處理卡可同時進行4通道數據采集，每個通道可進行衰減倍數、采樣速度以及放大增益設置，同時提供模擬輸出通道，用于實現波形產生和模擬驅動功能。(4)使用異步FIFO后，可實現第一，數據的批量上傳，由于采集系統前端的數據采集速度遠遠落后于DSP微處理器模塊的工作周期，數據批量上傳減少了DSP微處理器模塊響應中斷的次數，減少了DSP微處理器模塊用于數據采集的時間，使得DSP微處理器模塊更好的應用于信號的分析和處理；第二，內嵌FIF0模塊，代替硬件上的FIFO。由于申請中斷時FIFO仍有一半空間可繼續存放采集的數據，DSP微處理器模塊有一段緩沖時間，這樣保證了所采集的數據在傳輸時不會因DSP微處理器模塊忙，未及時響應而造成數據丟失，提高了數據采集系統的可靠性及工作效率，并能更好地進行數據傳輸。(5) USB總線接口電路能完成數據采集和狀態、控制信號的傳輸。本發明利用簡單的設備實現了高速多通道大容量數據采集與處理。
圖l是本發明實施例的總體結構方框示意圖；圖2是圖1對應一個數據采集與處理卡方框示意圖。
具體實施例方式
以下結合附圖實施例對本發明作進一步詳細描述。
如圖1所示， 一種相控陣超聲檢測數據采集與處理裝置，包括USB總線3及其相連接的主控計算機4;其中USB總線3通信連接有數據采集與處理卡組件2，數據采集與處理卡組件2連接有64陣元超聲相控陣列換能器1;數據采集與處理卡組件2含有16個完全相同的數據采集與處理卡21;數據釆集與處理卡21包括有相配合連接的四路超聲發射/接收及信號預處理電路5、 A/D轉換模塊6、 FPGA模塊7、 DSP微處理器模塊8、復位電路9和電源模塊10，數據采集與處理卡組件2具有64個輸入通道，16個輸出通道，其中，每4個輸入通道和1個輸出通道對應有一個數據采集與處理卡21;在數據采集與處理卡21中有一個4選1模擬開關，以選擇其中的一個通道，1個至16個通道的選擇，實現了超聲相控陣列換能器陣元數的選通；16個數據采集與處理卡21內均集成了完全相同的四路超聲發射/接收及信號預處理電路5; 64陣元超聲相控陣列換能器1能實現超聲波的發射與接收，通過控制換能器陣列中各陣元的激勵或接收脈沖的時間延遲，改變由各陣元發射或接收聲波到達或來自物體內某點時的相位關系，實現聲束的靈活偏轉和聚焦，選用所需陣元組也能實現聲束位置的橫向運動。
如圖2所示是圖1對應一個數據采集與處理卡方框示意圖。FPGA模塊7包括FPGA芯片71、 FPGA配置電路72、晶振電路73、 JTAG接口電路74、 AS接口電路75; FPGA芯片71的第一接口連接DSP微處理器模塊8，用于控制A/D進行采樣，采樣結束后，將采樣結果存儲到FPGA中的FIFO緩存區，同時生成一個采樣結束脈沖信號作為DSP的一個外部中斷信號，通知DSP提取采樣結果；FPGA芯片71的第二接口連接JTAG接口電路74，用來下載程序和調試程序；FPGA芯片71的第三接口連接FPGA配置電路72， FPGA配置電路72連接AS接口電路75，以AS模式下載程序至FPGA配置電路72,內部的程序供FPGA模塊7調用，即使掉電后程序代碼也不會消失；FPGA芯片71的第四接口連接晶振電路73，晶振電路73提供100MHz的振蕩信號，并利用FPGA芯片71內部的分頻電路得到采樣時鐘，單通道最高采樣頻率為62. 5MHz。
DSP微處理器模塊8對FPGA芯片71產生的鎖相脈沖和A/D采樣結束后產生的采樣結束脈沖進行中斷響應，從FPGA芯片71中的FIFO緩存中提取采樣值，用來將A/D轉換后的數據在傳輸到主控計算機之前，進行數據預處理；DSP微處理器模塊8的第一接口與具有32M字節的快閃存儲器N0RFLASH電路81相連，用于存儲數采系統的啟動代碼，作為系統的啟動芯片，存放DSP程序及其它配制數據；DSP微處理器模塊8的第二接口與SDRAM電路82相連，用來暫存用戶臨時數據和分配數采系統堆棧空間；DSP微處理器模塊8的第三接口與USB總線接口電路31相連，實現DSP微處理器模塊8與主控計算機4之間的數據傳送，USB總線接口電路31與USB總線3相連，將采樣數據送入主控計算機4進行后續處理。
四路超聲發射/接收及信號預處理電路5采用四個通道分時工作方式，四個通道分時進行超聲發射，四路超聲回波信號經多路模擬開關后一路信號被選通，進行信號放大與帶通濾波，然后在FPGA模塊7的控制下經A/D轉換模塊6轉換為數字信號后由FPGA模塊7控制送入FPGA模塊7內部的FIFO模塊進行緩存，緩存器存儲滿后，向DSP微處理器模塊8發送中斷請求，DSP微處理器模塊8通過數據總線對數據進行讀取并存儲；DSP微處理器模塊8對讀入的數據進行濾波、去噪處理，提取信號的特征值；將FPGA模塊7作為外部控制器，對USB總線接口電路31進行控制，通過USB總線3將數據采集結果傳輸到主控計算機4中進行波形顯示、缺陷圖像重構的后續處理。
四路超聲發射/接收及信號預處理電路5的激活是由FPGA模塊7來完成的，當FPGA模塊7輸出的窄脈沖加在16個完全相同的數據采集與處理卡21中的其中一個四路超聲發射 /接收及信號預處理電路5時，該四路超聲波發射/接收電路及信號預處理電路5便開始工 作；四路超聲波發射/接收電路及信號預處理電路5主要用于產生高壓窄脈沖信號，此高 壓窄脈沖信號加載在超聲換能器的壓電晶片上，將電能轉換為聲能而產生超聲波信號， 同時可接收超聲回波信號并對其進行放大與帶通濾波。
四路超聲發射/接收及信號預處理電路5中的預放大電路54和可控增益放大電路55 采用三片可控增益運算放大器和--片10位分辨率D/A轉換器組成，通過FPGA模塊7對其增 益進行動態控制，三片可控增益運算放大器連接成三級級聯方式，每一級設置成-10dB 至+30dB的增益范圍，三級之間采用交流耦合方式，以避免前級直流電壓的漂移經后級 放大后，湮沒了有用的回波信號；增益控制電壓通過FPGA模塊7來控制，控制電壓變換 范圍由0V至2. 5V，數據采集過程中通過FPGA模塊7內部的比較電路自動調整增益放大器 增益倍數，以提高對微弱信號的分辨能力。
A/D轉換模塊6輸出數據是8位，A/D轉換模塊6數據輸入到FPGA模塊7，經過FPGA 模塊7后輸出為16位，這樣設計可充分發揮DSP的16位數據傳輸能力，提高了系統的 工作效率。
復位電路9分別與對應芯片復位引腳相連接進行復位操作；電源模塊10分別與其 它各模塊連接以提供電源供給。
本發明的最佳實施例已被闡明，由本領域普通技術人員做出的各種變化或改型都不 會脫離本發明的范圍。
權利要求
1、一種相控陣超聲檢測數據采集與處理裝置，包括USB總線(3)及其相連接的主控計算機(4)；其特征是所述的USB總線(3)通信連接有數據采集與處理卡組件(2)，所述的數據采集與處理卡組件(2)連接有64陣元超聲相控陣列換能器(1)；所述的數據采集與處理卡組件(2)含有16個完全相同的數據采集與處理卡(21)；所述的數據采集與處理卡(21)包括有相配合連接的四路超聲發射/接收及信號預處理電路(5)、A/D轉換模塊(6)、FPGA模塊(7)、DSP微處理器模塊(8)、復位電路(9)和電源模塊(10)，所述的數據采集與處理卡組件(2)具有64個輸入通道，16個輸出通道，其中，每4個輸入通道和1個輸出通道對應有一個所述的數據采集與處理卡(21)；在所述的數據采集與處理卡(21)中有一個4選1模擬開關，以選擇其中的一個通道，1個至16個通道的選擇，實現了超聲相控陣列換能器陣元數的選通；16個所述的數據采集與處理卡(21)內均集成了完全相同的四路超聲發射/接收及信號預處理電路(5)；所述的64陣元超聲相控陣列換能器(1)能實現超聲波的發射與接收，通過控制換能器陣列中各陣元的激勵或接收脈沖的時間延遲，改變由各陣元發射或接收聲波到達或來自物體內某點時的相位關系，實現聲束的靈活偏轉和聚焦，選用所需陣元組也能實現聲束位置的橫向運動。
2、 根據權利要求1所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是 所述的四路超聲發射/接收及信號預處理電路(5)包括有超聲相控陣換能器信號輸入電 路(51)、多路模擬開關(52)、帶通濾波電路(53)、預放大電路(54)和可控增益放大電路 (55);超聲相控陣換能器信號輸入電路(51)與多路模擬開關(52)的輸入端相連，多路模 擬開關(52)的輸出端與帶通濾波電路(53)的輸入端相連，帶通濾波電路(53)的輸出端與 預放大電路(54)的輸入端相連，預放大電路(54)的輸出端與可控增益放大電路(55)的輸 入端相連，可控增益放大電路(55)的輸出端與A/D轉換模塊(6)的輸入端相連，用于選 通一路超聲回波信號并對其進行放大和帶通濾波，并送至A/D轉換模塊(6)等待采樣。
3、 根據權利要求1或2所述的一種相控陣超聲檢測數據采集與處理裝置，其特征 是所述的FPGA模塊(7)包括FPGA芯片(71) 、 FPGA配置電路(72)、晶振電路(73) 、 JTAG 接口電路(74)、 AS接口電路(75);所述的FPGA芯片(71)的第一接口連接所述的DSP微 處理器模塊(8)，用于控制A/D進行采樣，采樣結束后，將采樣結果存儲到FPGA中的 FIFO緩存區，同時生成一個采樣結束脈沖信號作為DSP的一個外部中斷信號，通知DSP 提取采樣結果；FPGA芯片(71)的第二接口連接JTAG接口電路(74)，用來下載程序和調 試程序；FPGA芯片(71)的第三接口連接FPGA配置電路(72)， FPGA配置電路(72)連接 AS接口電路(75)，以AS模式下載程序至FPGA配置電路(72)，內部的程序供所述的FPGA 模塊(7)調用，即使掉電后程序代碼也不會消失；FPGA芯片(71)的第四接口連接所述的 晶振電路(73)，晶振電路(73)提供100MHz的振蕩信號，并利用FPGA芯片(71)內部的分 頻電路得到采樣時鐘，單通道最高采樣頻率為62. 5MHz。
4、 根據權利要求3所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是 所述的DSP微處理器模塊(8)對FPGA芯片(71)產生的鎖相脈沖和A/D采樣結束后產生的 采樣結束脈沖進行中斷響應，從FPGA芯片(71)中的FIFO緩存中提取采樣值，用來將 A/D轉換后的數據在傳輸到所述的主控計算機(4)之甜，進行數據預處理；所述的DSP 微處理器模塊(8)的第一接口與具有32M字節的快閃存儲器NORFLASH電路(81)相連，用于存儲數采系統的啟動代碼，作為系統的啟動芯片，存放DSP程序及其它配制數據；所 述的DSP微處理器模塊(8)的第二接口與SDRAM電路(82)相連，用來暫存用戶臨時數據 和分配數采系統堆棧空間；所述的DSP微處理器模塊(8)的第三接口與USB總線接口電 路(31)相連，實現DSP微處理器模塊(8)與主控計算機(4)之間的數據傳送，USB總線接 口電路(31)與USB總線(3)相連，將采樣數據送入主控計算機(4)進行后續處理。
5、 根據權利要求4所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是 所述的四路超聲發射/接收及信號預處理電路(5)采用四個通道分時工作方式，四個通道 分時進行超聲發射，四路超聲回波信號經多路模擬丌關后一路信號被選通，進行信號放 大與帶通濾波，然后在FPGA模塊(7)的控制下經A/D轉換模塊(6)轉換為數字信號后由 FPGA模塊(7)控制送入FPGA模塊(7)內部的FIFO模塊進行緩存，緩存器存儲滿后，向 DSP微處理器模塊(8)發送中斷請求，DSP微處理器模塊(8)通過數據總線對數據進行讀 取并存儲；DSP微處理器模塊(8)對讀入的數據進行濾波、去噪處理，提取信號的特征 值；將FPGA模塊(7)作為外部控制器，對USB總線接口電路(31)進行控制，通過USB 總線(3)將數據采集結果傳輸到主控計算機(4)中進行波形顯示、缺陷圖像重構的后續處 理。
6、 根據權利要求5所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是所 述的四路超聲發射/接收及信號預處理電路(5)的激活是由FPGA模塊(7)來完成的，當 FPGA模塊(7)輸出的窄脈沖加在16個完全相同的數據采集與處理卡(21)中的其中一個四 路超聲波發射/接收及信號預處理電路(5)時，該四路超聲波發射/接收及信號預處理電 路(5)便開始工作；四路超聲發射/接收及信號預處理電路(5)主要用于產生高壓窄脈沖 信號，此高壓窄脈沖信號加載在超聲換能器的壓電晶片上，將電能轉換為聲能而產生超 聲波信號，同時可接收超聲回波信號并對其進行放大與帶通濾波。
7、 根據權利要求6所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是 所述的四路超聲發射/接收及信號預處理電路(5)中的預放大電路(54)和可控增益放大 電路(55)采用三片可控增益運算放大器和一片10位分辨率D/A轉換器組成，通過FPGA 模塊(7)對其增益進行動態控制，三片可控增益運算放大器連接成三級級聯方式，每一 級設置成-10dB至+30dB的增益范圍，三級之間采用交流耦合方式，以避免前級直流電 壓的漂移經后級放大后，湮沒了有用的回波信號；增益控制電壓通過FPGA模塊(7)來控 制，控制電壓變換范圍由0V至2.5V，數據采集過程中通過FPGA模塊(7)內部的比較電路自動調整增益放大器增益倍數，以提高對微弱信號的分辨能力。
8、 根據權利要求7所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是 所述的A/D轉換模塊(6)輸出數據是8位，所述的A/D轉換模塊(6)數據輸入到FPGA模 塊(7)，經過FPGA模塊(7)后輸出為16位，這樣設計可充分發揮DSP的16位數據傳輸 能力，提高了系統的工作效率。
9、 根據權利要求7所述的一種相控陣超聲檢測數據采集與處理裝置，其特征是-所述的復位電路(9)分別與對應芯片復位引腳相連接進行復位操作；電源模塊(10)分別 與其它各模塊連接以提供電源供給。
全文摘要
本發明公開了一種相控陣超聲檢測數據采集與處理裝置，包括USB總線和主控計算機；USB總線通信依次連接有數據采集與處理卡組件、64陣元超聲相控陣列換能器；數據采集與處理卡組件含有16個完全相同的數據采集與處理卡；數據采集與處理卡包括有相配合連接的四路超聲發射/接收及信號預處理電路、A/D轉換模塊、FPGA模塊和DSP微處理器模塊、復位電路、電源模塊，數據采集與處理卡組件具有64個輸入通道，16個輸出通道，其中，每4個輸入通道和1個輸出通道對應有一個數據采集與處理卡；通過控制換能器陣列中各陣元的激勵或接收脈沖的時間延遲，改變由各陣元發射或接收聲波到達或來自物體內某點時的相位關系，實現聲束的靈活偏轉和聚焦，選用所需陣元組也能實現聲束位置的橫向運動。
文檔編號G01N29/42GK101493438SQ20091009589
公開日2009年7月29日 申請日期2009年2月18日 優先權日2009年2月18日
發明者周世官, 周社育, 管冰蕾, 晶 黃 申請人:寧波工程學院
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
