專利名稱：一種具有掃描鏈的集成電路和芯片測試方法
技術領域：
本發(fā)明屬于集成電路技術領域，尤其涉及一種具有掃描鏈的集成電路和芯片測試 方法。
背景技術：
對由大規(guī)模集成電路構成的芯片的數(shù)字邏輯部分進行測試的方式通常為掃描鏈 測試。掃描鏈由掃描寄存器組成。非掃描寄存器的一般結構如圖IA所示，在時鐘(elk)的上 升沿，寄存器的數(shù)據(jù)輸出端(q)得到數(shù)據(jù)輸入端(d)的值，并保持到下一時鐘上升沿時，再 更新為新的數(shù)據(jù)輸入端(d)的值。掃描寄存器的一般結構如圖IB所示，相對于非掃描寄存 器，掃描寄存器在數(shù)據(jù)輸入端增加了一個數(shù)據(jù)輸入選擇器，在非掃描使能(即scaruenable =0)時，寄存器數(shù)據(jù)輸入d'為d，在掃描使能(即scaruenable = 1)時，寄存器數(shù)據(jù)輸入 d'為掃描數(shù)據(jù)輸入sCan_in，在時鐘(elk)的上升沿，寄存器的輸出(q/SCan_out)得到的 值依掃描使能信號(scaruenable)的值不同可以得到d或SCan_in的值。前一個掃描寄存 器的數(shù)據(jù)輸出端q/sCan_0Ut與后一個的掃描數(shù)據(jù)輸入scar^in連接在一起，可以形成一個 長的寄存器條，稱為掃描鏈(scan chain)。如圖IC所示，為沒有插入掃描鏈的原始設計簡 圖，如圖ID所示，為插入掃描鏈后的全掃描設計簡圖。在掃描鏈上的寄存器具有掃描可控制與掃描可觀測的特性。通過控制連接每個 掃描寄存器的時鐘與掃描使能信號及第一個與芯片引腳相連的掃描輸入信號(scaruin)， 自動測試向量產(chǎn)生(Automatic Test Program Generation, ATPG)工具可以控制整條掃描 鏈上的任意一個掃描寄存器的數(shù)據(jù)輸出端的值，也可以根據(jù)最后一個與芯片引腳相連的掃 描輸出信號(scaruout)得到掃描鏈上任意一個掃描寄存器的數(shù)據(jù)輸出端的值，這樣，在掃 描使能狀態(tài)(即scaruenable = 0)時，對掃描寄存器置初值，切換到非掃描使能狀態(tài)(即 SCan_enable = 0)，即正常的數(shù)字電路的功能電路本身時，讓時鐘(elk)活動一次，功能 電路下的邏輯數(shù)據(jù)輸入(d)被鎖存到寄存器輸出(q/scaruout)，再切換到掃描使能狀態(tài) (scan_enable = 1)，把寄存器的值移位輸出，與預先知道的應該得到的值對比，就知道電 路本身有無生產(chǎn)過程中導致的制造缺陷。通常情況下，對于一個集成電路，為了滿足不同的市場需求，可能需要進行多種類 型的封裝，那么，為了確保所有的封裝都可以進行掃描鏈測試，就需要找出每種封裝類型下 均會被封裝為外部引腳的輸入輸出接口，即每種封裝類型下被封裝為外部引腳的輸入輸出 接口的交集，用這些輸入輸出接口的交集對應的外部引腳作為掃描鏈的可用引腳，才可以 確保在所有的封裝類型下都可以進行掃描鏈測試。請參閱圖2A、2B和2C，是同一芯片的三 種不同封裝類型，只有輸入輸出接口 iol、io2、i06、i07會在三種封裝下都被封裝為外部引 腳，此時，為了確保可以對每種封裝的芯片都可以進行掃描鏈測試，一般僅將輸入輸出接口 i0l、i02、i06、i07封裝后對應的外部引腳pinl、pin2、pin4.、pin5作為掃描鏈的可用引腳， 其掃描鏈的結構如圖2D所示。這種方法對于功能重疊度高的封裝來說是可行的，但是如果各種封裝差異很大，每種封裝類型下均被封裝為外部引腳的輸入輸出接口的數(shù)目就會很少，相應的，可以插入 的掃描鏈的條數(shù)也會變少，在設計較大的情況下，每條掃描鏈的寄存器個數(shù)會很多。由于單 條掃描鏈的寄存器個數(shù)越多，測試時間越長，測試成本越大，所以這種方法會極大地增加測 試成本和測試時間。
發(fā)明內(nèi)容
本發(fā)明提供一種具有掃描鏈的集成電路的實施例，能夠減少集成電路的測試時 間、降低測試成本。本發(fā)明實施例是這樣實現(xiàn)的，一種具有掃描鏈的集成電路所述集成電路還包括第 一接口組、第二接口組以及掃描數(shù)據(jù)選擇器；所述第一接口組和第二接口組各自分別包括至少兩個可封裝為集成電路外部引 腳的輸入輸出接口；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連 接，所述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接；所述掃描鏈的掃描數(shù)據(jù)輸出端與所述第二接口組的各輸入輸出接口連接；所述掃描數(shù)據(jù)選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述第 一接口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)進行輸出。本發(fā)明實施例的另一目的在于提供一種具有掃描鏈的集成電路，所述集成電路包 括多個掃描鏈單元，每個掃描鏈單元包括第一接口組、第二接口組、掃描鏈以及掃描數(shù)據(jù)選 擇器；所述第一接口組和第二接口組各自分別包括至少兩個可封裝為集成電路外部引 腳的輸入輸出接口；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連 接，所述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接；所述掃描鏈的掃描數(shù)據(jù)輸出端與所述第二接口組的各輸入輸出接口連接；所述掃描數(shù)據(jù)選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述第 一接口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)進行輸出。本發(fā)明實施例的另一目的在于提供一種具有掃描鏈的集成電路，所述集成電路還 包括時鐘接口組、時鐘信號選擇器；所述時鐘接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口 ；所述時鐘接口組的各輸入輸出接口與所述時鐘信號選擇器的輸入端一一對應連 接，所述時鐘信號選擇器的輸出端與所述掃描鏈的掃描時鐘輸入端連接；所述時鐘信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述時 鐘接口組中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到所述掃描鏈的掃描時 鐘輸入端。本發(fā)明實施例的另一目的在于提供一種具有掃描鏈的集成電路，其特征在于，所 述集成電路還包括使能接口組以及使能信號選擇器；所述使能接口組各自分別包括至少兩個可封裝為集成電路外部引腳的輸入輸出 接口 ；
所述使能接口組的各輸入輸出接口與所述使能信號選擇器的輸入端一一對應連 接，所述使能信號選擇器的輸出端與所述掃描鏈的掃描使能輸入端連接；所述使能信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇將所述 使能接口組中與該指示信號對應的輸入輸出接口上的使能信號輸出到所述掃描鏈的掃描 使能輸入端。本發(fā)明實施例的另一目的在于提供一種芯片測試方法，其特征在于，所述芯片包 括第一引腳、第二引腳、掃描鏈、第一接口組、第二接口組以及掃描數(shù)據(jù)選擇器；所述第一接口組和第二接口組各自分別包括至少兩個輸入輸出接口，第一接口組 的其中一個輸入輸出接口與第一引腳連接，第二接口組的其中一個輸入輸出接口與第二引 腳連接；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連 接，所述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接，所述掃描鏈的掃 描數(shù)據(jù)輸出端與所述第二接口組的各輸入輸出接口連接；所述芯片測試方法包括從所述第一引腳輸入測試輸入數(shù)據(jù)；所述掃描數(shù)據(jù)選擇器依據(jù)芯片的封裝類型信息，選擇將所述測試輸入數(shù)據(jù)輸入到 掃描數(shù)據(jù)輸入端；所述掃描鏈對所述測試輸入數(shù)據(jù)進行響應，從掃描數(shù)據(jù)輸出端輸出測試輸出數(shù) 據(jù)；從所述第二弓I腳讀取所述測試輸出數(shù)據(jù)。在本發(fā)明實施例中，掃描數(shù)據(jù)選擇器根據(jù)輸入到其控制端的封裝類型指示信號， 選擇第一接口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至第二接口組中的各 個輸入輸出接口，從而針對芯片的功能差異較大的各種不同封裝類型，可以極大地增加掃 描鏈的數(shù)量，從而極大地節(jié)約集成電路測試成本，提高集成電路測試效率。
圖IA是現(xiàn)有技術提供的非掃描寄存器的結構示意圖；圖IB是現(xiàn)有技術提供的掃描寄存器的結構示意圖；圖IC是現(xiàn)有技術提供的沒有插入掃描鏈的原始設計示意圖；圖ID是現(xiàn)有技術提供的插入掃描鏈的全掃描設計示意圖；圖2A、2B、2C是現(xiàn)有技術提供的同一集成電路的三種不同封裝類型示意圖；圖2D是現(xiàn)有技術提供的用于圖2A、2B、2C所示芯片的掃描鏈的結構示意圖；圖3是本發(fā)明第一實施例提供的具有掃描鏈的集成電路的結構框圖；圖4是本發(fā)明第二實施例提供的具有掃描鏈的集成電路的結構框圖；圖5A、5B是本發(fā)明實施例提供的在封裝1類型和封裝2類型時的具有掃描鏈的集 成電路的結構示意圖；圖6是本發(fā)明第三實施例提供的具有掃描鏈的集成電路的結構框圖；圖7是本發(fā)明第四實施例提供的具有掃描鏈的集成電路的結構框圖；圖8是本發(fā)明第五實施例提供的具有掃描鏈的集成電路的結構框圖9是本發(fā)明第六實施例提供的具有掃描鏈的集成電路的結構框圖；圖10A、IOB是本發(fā)明實施例提供的在封裝1類型和封裝2類型時的具有掃描鏈的 集成電路的結構示意圖；圖11是本發(fā)明一實施例的芯片測試方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。在本發(fā)明實施例中，掃描數(shù)據(jù)選擇器根據(jù)輸入到其控制端的封裝類型指示信號， 選擇第一接口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至第二接口組中的各 個輸入輸出接口，從而針對芯片的功能差異較大的各種不同封裝類型，可以極大地增加掃 描鏈的數(shù)量，從而極大地節(jié)約集成電路測試成本，提高集成電路測試效率。圖3示出了本發(fā)明第一實施例提供的具有掃描鏈的集成電路的結構，為了便于說 明，僅示出了與本發(fā)明實施例相關的部分。該具有掃描鏈13的集成電路包括第一接口組11、第二接口組14以及掃描數(shù)據(jù)選 擇器12。其中掃描鏈13包括掃描數(shù)據(jù)輸入端、掃描數(shù)據(jù)輸出端、掃描時鐘輸入端、掃描使能 輸入端。其中第一接口組11和第二接口組14各自分別包括至少兩個可封裝為集成電路外部引 腳的輸入輸出接口。其中第一接口組11的各輸入輸出接口與掃描數(shù)據(jù)選擇器12的輸入端 一一對應連接，掃描數(shù)據(jù)選擇器12的輸出端與掃描鏈13的掃描數(shù)據(jù)輸入端SI連接。掃描 鏈13的掃描數(shù)據(jù)輸出端SO與第二接口組14的各輸入輸出接口連接。其中，掃描數(shù)據(jù)選擇器12根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇第一接口組11中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至掃描鏈13的 掃描數(shù)據(jù)輸入端Si。其中，封裝類型指示信號用于指示集成電路的封裝類型。本發(fā)明實施例的集成電路可被封裝為不同的類型，在每種封裝類型下，第一接口 組11中至少有一個輸入輸出接口被封裝為外部引腳，第二接口組14中至少有一個輸入輸 出接口被封裝為外部引腳。圖4示出了本發(fā)明第二實施例提供的具有掃描鏈的集成電路的結構，為了便于說 明，僅示出了與本發(fā)明實施例相關的部分。該集成電路在圖3所示的集成電路中增加了時鐘接口組15和時鐘信號選擇器16。時鐘接口組15包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 時鐘接口組15的各輸入輸出接口與時鐘信號選擇器16的輸入端一一對應連接，時鐘信號 選擇器16的輸出端與掃描鏈13的掃描時鐘輸入端CLK連接。其中，時鐘信號選擇器16根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇時鐘接口組15中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到掃描鏈 13的掃描時鐘輸入端。在本發(fā)明實施例中，在集成電路的每種封裝類型下，時鐘接口組15中至少有一個輸入輸出接口被封裝為外部引腳。更進一步的，本實施例的集成電路中還可以增加使能接口組17和使能信號選擇 器18。使能接口組17包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 使能接口組17的各輸入輸出接口與使能信號選擇器18的輸入端一一對應連接，使能信號 選擇器18的輸出端與掃描鏈13的掃描使能輸入端karuenable連接。其中，使能信號選擇器18根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇使能接口組17中與該指示信號對應的輸入輸出接口上的使能信號輸出到掃描鏈 13的掃描使能輸入端。在本發(fā)明實施例中，在集成電路的每種封裝類型下，使能接口組17中至少有一個 輸入輸出接口被封裝為外部引腳。以下以一個具體的實例，對本發(fā)明實施例提供的具有掃描鏈的集成電路進行詳細 的描述。請參閱圖5A，為本發(fā)明實施例提供的在封裝1類型時的具有掃描鏈的集成電路的 結構，詳述如下在封裝1類型下，第一接口組中的輸入輸出接口 packagelfimljol被封裝為外 部引腳fiml_pinl，第二接口組中的輸入輸出接口 packagel_fiml_i02被封裝為外部引腳 funl_pin20則本發(fā)明實施例提供的具有掃描鏈的集成電路的掃描測試的過程如下掃描鏈(scan_chain)的可用引腳為funl_pinl與funl_pin2,由于在封裝1類 型下，第一接口組中的輸入輸出接口 packagelfunljol被封裝為外部引腳fiml_pinl， 因此，掃描數(shù)據(jù)選擇器12在輸入到其控制端的封裝類型指示信號的控制下選擇將第一接 口組中的輸入輸出接口 packagelfimljol的數(shù)據(jù)輸出至掃描鏈的掃描數(shù)據(jù)輸入端，從而 將從外部引腳fiml_pinl輸入的數(shù)據(jù)作為此封裝1類型下掃描鏈scar^chain的掃描數(shù)據(jù) 輸入信號。掃描鏈scar^chain的輸出被傳輸至第二接口組中的輸入輸出接口 package^ funl_io2 和 package2_fun2_io2。由于第二接口組中的輸入輸出接口 packagel_funl_io2 在此封裝1類型下被封裝為外部引腳fiml_pin2，因此，通過該外部引腳fiml_pin2可以將 傳輸至第二接口組中的輸入輸出接口 paCkagel_fUnl_i02的數(shù)據(jù)輸出，以使測試人員獲得 該條掃描鏈scar^chain的輸出信號。請參閱圖5B，為本發(fā)明實施例提供的在封裝2類型時的具有掃描鏈的集成電路的 結構，詳述如下在封裝2類型下，第一接口組中的輸入輸出接口 paCkage2_fim2_i0l被封裝為外 部引腳fim2_pinl，第二接口組中的輸入輸出接口 package2_fim2_i02被封裝為外部引腳 fun2_pin20則本發(fā)明實施例提供的具有掃描鏈的集成電路的掃描測試的過程如下掃描鏈(scan_chain)的可用引腳為fun2_pinl與fun2_pin2，由于在封裝2類型 下，第一接口組中的輸入輸出接口 package2_fun2_i0l被封裝為外部引腳fim2_pinl，因 此，掃描數(shù)據(jù)選擇器12在輸入到其控制端的封裝類型指示信號的控制下選擇將第一接口 組中的輸入輸出接口 paCkage2_fim2_i0l的數(shù)據(jù)輸出至掃描鏈13的掃描數(shù)據(jù)輸入端，從而 將從外部引腳fim2_pinl輸入的數(shù)據(jù)作為此封裝2類型下掃描鏈scar^chain的掃描數(shù)據(jù) 輸入信號。掃描鏈scar^chain的輸出被傳輸至第二接口組中的輸入輸出接口 package^funl_io2 和 package2_fun2_io2。由于第二接口組中的輸入輸出接口 package2_fun2_io2 在此封裝2類型下被封裝為外部引腳fim2_pin2，因此，通過該外部引腳fim2_pin2可以將 傳輸至第二接口組中的輸入輸出接口 paCkage2_fim2_i02的數(shù)據(jù)輸出，以使測試人員獲得 該條掃描鏈scaruchain的輸出信號。圖6示出了本發(fā)明第三實施例提供的具有掃描鏈的 集成電路的結構，為了便于說明，僅示出了與本發(fā)明實施例相關的部分。該具有掃描鏈的集成電路包括多個掃描鏈單元1，每個掃描鏈單元1包括第一接 口組11、第二接口組14、掃描鏈13以及掃描數(shù)據(jù)選擇器12。其中掃描鏈13包括掃描數(shù)據(jù) 輸入端、掃描數(shù)據(jù)輸出端、掃描時鐘輸入端和掃描使能輸入端。其中第一接口組11和第二接口組14各自分別包括至少兩個可封裝為集成電路外部引 腳的輸入輸出接口。第一接口組11的各輸入輸出接口與掃描數(shù)據(jù)選擇器12的輸入端一一 對應連接，掃描數(shù)據(jù)選擇器12的輸出端與掃描鏈13的掃描數(shù)據(jù)輸入端SI連接。掃描鏈13 的掃描數(shù)據(jù)輸出端SO與第二接口組14的各輸入輸出接口連接。其中，掃描數(shù)據(jù)選擇器12根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇第一接口組11中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至掃描鏈13的 掃描數(shù)據(jù)輸入端Si。其中，封裝類型指示信號用于指示集成電路的封裝類型。本發(fā)明實施例的集成電路可被封裝為不同的類型，在每種封裝類型下，每個第一 接口組11中至少有一個輸入輸出接口被封裝為外部引腳，每個第二接口組14中至少有一 個輸入輸出接口被封裝為外部引腳。在本發(fā)明實施例中，各掃描鏈單元1中第一接口組包括的輸入輸出接口的數(shù)量可 以相同，也可以不同，各掃描鏈單元1中第二接口組包括的輸入輸出接口的數(shù)量可以相同， 也可以不同。圖7示出了本發(fā)明第四實施例提供的具有掃描鏈的集成電路的結構，為了便于說 明，僅示出了與本發(fā)明實施例相關的部分。該集成電路在圖6所示的集成電路中增加了時鐘控制單元2，該時鐘控制單元2包 括時鐘接口組15和時鐘信號選擇器16。時鐘接口組15包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 時鐘接口組15的各輸入輸出接口與時鐘信號選擇器16的輸入端一一對應連接，時鐘信號 選擇器16的輸出端與掃描鏈13的掃描時鐘輸入端CLK連接。其中，時鐘信號選擇器16根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇時鐘接口組15中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到掃描鏈 13的掃描時鐘輸入端。更進一步的，在圖7所示的集成電路中還可以增加使能控制單元3，該使能控制單 元3包括使能接口組17和使能信號選擇器18。使能接口組17包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 使能接口組17的各輸入輸出接口與使能信號選擇器18的輸入端一一對應連接，使能信號 選擇器18的輸出端與掃描鏈13的掃描使能輸入端karuenable連接。其中，使能信號選擇器18根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇使能接口組17中與該指示信號對應的輸入輸出接口上的使能信號輸出到掃描鏈13的掃描使能輸入端。圖8示出了本發(fā)明第五實施例提供的具有掃描鏈的集成電路的結構，為了便于說 明，僅示出了與本發(fā)明實施例相關的部分。該具有掃描鏈的集成電路還包括時鐘接口組15和時鐘信號選擇器16。其中掃描 鏈13包括掃描時鐘輸入端、掃描數(shù)據(jù)輸入端、掃描數(shù)據(jù)輸出端、掃描使能輸入端。其中時鐘接口組15包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 時鐘接口組15的各輸入輸出接口與時鐘信號選擇器16的輸入端一一對應連接，時鐘信號 選擇器16的輸出端與掃描鏈13的掃描時鐘輸入端CLK連接。其中，時鐘信號選擇器16根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇時鐘接口組15中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到掃描鏈 13的掃描時鐘輸入端。本發(fā)明實施例的集成電路可被封裝為不同的類型，在每種封裝類型下，時鐘接口 組15中至少有一個輸入輸出接口被封裝為外部引腳。在本發(fā)明另一實施例中，該集成電路在圖8所示的集成電路中還增加了使能接口 組17和使能信號選擇器18。該掃描鏈13還包括掃描使能輸入端、掃描數(shù)據(jù)輸入端、掃描數(shù) 據(jù)輸出端、掃描時鐘輸入端。其中使能接口組17包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 使能接口組17的各輸入輸出接口與使能信號選擇器18的輸入端一一對應連接，使能信號 選擇器18的輸出端與掃描鏈13的掃描使能輸入端連接。其中，使能信號選擇器18根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇使能接口組17中與該指示信號對應的輸入輸出接口上的使能信號輸出到掃描鏈 13的掃描使能輸入端。在本發(fā)明實施例中，在集成電路的每種封裝類型下，使能接口組17中至少有一個 輸入輸出接口被封裝為外部引腳。圖9示出了本發(fā)明第六實施例提供的具有掃描鏈的集成電路的結構，為了便于說 明，僅示出了與本發(fā)明實施例相關的部分。該具有掃描鏈的集成電路還包括使能接口組17和使能信號選擇器18。其中掃描 鏈13包括掃描使能輸入端、掃描數(shù)據(jù)輸入端、掃描數(shù)據(jù)輸出端、掃描時鐘輸入端。其中使能接口組17包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口。其中 使能接口組17的各輸入輸出接口與使能信號選擇器18的輸入端一一對應連接，使能信號 選擇器18的輸出端與掃描鏈13的掃描使能輸入端karuenable連接。其中，使能信號選擇器18根據(jù)輸入到其控制端(圖中未示出)的封裝類型指示信 號，選擇使能接口組17中與該指示信號對應的輸入輸出接口上的使能信號輸出到掃描鏈 13的掃描使能輸入端。在本發(fā)明實施例中，在集成電路的每種封裝類型下，使能接口組17中至少有一個 輸入輸出接口被封裝為外部引腳。請參閱圖IOA和圖10B，為本發(fā)明實施例提供的在封裝1類型和封裝2類型時的具 有掃描鏈的集成電路的結構示意圖。圖11示出了本發(fā)明一實施例提供的芯片測試方法的實現(xiàn)流程，該芯片包括第一引腳、第二引腳、掃描鏈、第一接口組、第二接口組以及掃描數(shù)據(jù)選擇器。其中第一接口組和第二接口組各自分別包括至少兩個輸入輸出接口，第一接口組的其 中一個輸入輸出接口與第一引腳連接，第二接口組的其中一個輸入輸出接口與第二引腳連 接。第一接口組的各輸入輸出接口與掃描數(shù)據(jù)選擇器的輸入端一一對應連接，掃描數(shù)據(jù)選 擇器的輸出端與掃描鏈的掃描數(shù)據(jù)輸入端連接，掃描鏈的掃描數(shù)據(jù)輸出端與第二接口組的 各輸入輸出接口連接。其中，芯片測試方法的流程詳述如下在步驟SlOl中，從第一引腳輸入測試輸入數(shù)據(jù)；在步驟S102中，掃描數(shù)據(jù)選擇器依據(jù)芯片的封裝類型信息，選擇第一接口組中的 對應輸入輸出接口，將測試輸入數(shù)據(jù)輸入到掃描數(shù)據(jù)輸入端；在步驟S103中，掃描鏈對測試輸入數(shù)據(jù)進行響應，從掃描數(shù)據(jù)輸出端輸出測試輸 出數(shù)據(jù)至第二接口組中的各輸入輸出接口；在步驟S104中，從第二引腳讀取測試輸出數(shù)據(jù)。本發(fā)明實施例提供的具有掃描鏈的集成電路特別適用于多種封裝類型的單核心 芯片，特別是當單核心芯片在不同封裝類型下的封裝功能差異較大時，可以極大地增加掃 描鏈的數(shù)量，從而減少每條掃描鏈的寄存器數(shù)量，極大地節(jié)約芯片測試成本和時間，提高芯 片測試效率。在本發(fā)明實施例中，掃描數(shù)據(jù)選擇器根據(jù)輸入到其控制端的封裝類型指示信號， 選擇第一接口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至第二接口組中的各 個輸入輸出接口，從而在集成電路的不同封裝類型下都可以使用相應封裝的輸入輸出接口 作為掃描鏈的可用引腳，從而可以極大地增加集成電路中掃描鏈的條數(shù)，減少單條掃描鏈 的寄存器數(shù)目，從而極大地降低集成電路的測試成本，提高集成電路的測試效率。另外還可 以對集成電路的不同封裝類型下的掃描鏈的掃描時鐘信號和掃描使能信號進行靈活的控 制。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種具有掃描鏈的集成電路，其特征在于，所述集成電路還包括第一接口組、第二接 口組以及掃描數(shù)據(jù)選擇器；所述第一接口組和第二接口組各自分別包括至少兩個可封裝為集成電路外部引腳的 輸入輸出接口；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連接，所 述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接；所述掃描鏈的掃描數(shù)據(jù)輸出端與所述第二接口組的各輸入輸出接口連接； 所述掃描數(shù)據(jù)選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述第一接 口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)輸出至所述掃描數(shù)據(jù)輸入端。
2.如權利要求1所述的集成電路，其特征在于，所述集成電路還包括時鐘接口組和時 鐘信號選擇器；所述時鐘接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述時鐘接口組的各輸入輸出接口與所述時鐘信號選擇器的輸入端一一對應連接，所 述時鐘信號選擇器的輸出端與所述掃描鏈的掃描時鐘輸入端連接；所述時鐘信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述時鐘接 口組中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到所述掃描鏈的掃描時鐘輸 入端。
3.如權利要求1或2所述的集成電路，其特征在于，所述集成電路還包括使能接口組、 使能信號選擇器；所述使能接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述使能接口組的各輸入輸出接口與所述使能信號選擇器的輸入端一一對應連接，所 述使能信號選擇器的輸出端與所述掃描鏈的掃描使能輸入端連接；所述使能信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述使能接 口組中與該指示信號對應的輸入輸出接口上的使能信號輸出到所述掃描鏈的掃描使能輸 入端。
4.一種具有掃描鏈的集成電路，其特征在于，所述集成電路包括多個掃描鏈單元，每個 掃描鏈單元包括第一接口組、第二接口組、掃描鏈以及掃描數(shù)據(jù)選擇器；所述第一接口組和第二接口組各自分別包括至少兩個可封裝為集成電路外部引腳的 輸入輸出接口；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連接，所 述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接；所述掃描鏈的掃描數(shù)據(jù)輸出端與所述第二接口組的各輸入輸出接口連接； 所述掃描數(shù)據(jù)選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述第一接 口組中與該指示信號對應的輸入輸出接口上的數(shù)據(jù)進行輸出。
5.如權利要求4所述的集成電路，其特征在于，所述集成電路還包括時鐘控制單元，所 述時鐘控制單元包括時鐘接口組和時鐘信號選擇器；所述時鐘接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述時鐘接口組的各輸入輸出接口與所述時鐘信號選擇器的輸入端一一對應連接，所 述時鐘信號選擇器的輸出端與所述掃描鏈的掃描時鐘輸入端連接；所述時鐘信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述時鐘接 口組中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到所述掃描鏈的掃描時鐘輸 入端。
6.如權利要求4或5所述的集成電路，其特征在于，所述集成電路還包括使能控制單 元，所述使能控制單元包括使能接口組、使能信號選擇器；所述使能接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述使能接口組的各輸入輸出接口與所述使能信號選擇器的輸入端一一對應連接，所 述使能信號選擇器的輸出端與所述掃描鏈的掃描使能輸入端連接；所述使能信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述使能接 口組中與該指示信號對應的輸入輸出接口上的使能信號輸出到所述掃描鏈的掃描使能輸 入端。
7.如權利要求4或5所述的集成電路，其特征在于，各掃描鏈單元中第一接口組包括的 輸入輸出接口的數(shù)量相同或者不同，各掃描鏈單元中第二接口組包括的輸入輸出接口的數(shù) 量相同或者不同。
8.一種具有掃描鏈的集成電路，其特征在于，所述集成電路還包括時鐘接口組、時鐘信 號選擇器；所述時鐘接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述時鐘接口組的各輸入輸出接口與所述時鐘信號選擇器的輸入端一一對應連接，所 述時鐘信號選擇器的輸出端與所述掃描鏈的掃描時鐘輸入端連接；所述時鐘信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇所述時鐘接 口組中與該指示信號對應的輸入輸出接口上的時鐘信號輸出到所述掃描鏈的掃描時鐘輸 入端。
9.一種具有掃描鏈的集成電路，其特征在于，所述集成電路還包括使能接口組以及使 能信號選擇器；所述使能接口組包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口； 所述使能接口組的各輸入輸出接口與所述使能信號選擇器的輸入端一一對應連接，所 述使能信號選擇器的輸出端與所述掃描鏈的掃描使能輸入端連接；所述使能信號選擇器用于根據(jù)輸入到其控制端的封裝類型指示信號，選擇將所述使能 接口組中與該指示信號對應的輸入輸出接口上的使能信號輸出到所述掃描鏈的掃描使能 輸入端。
10.一種芯片測試方法，其特征在于，所述芯片包括第一引腳、第二引腳、掃描鏈、第一 接口組、第二接口組以及掃描數(shù)據(jù)選擇器；所述第一接口組和第二接口組各自分別包括至少兩個輸入輸出接口，第一接口組的其 中一個輸入輸出接口與第一引腳連接，第二接口組的其中一個輸入輸出接口與第二引腳連 接；所述第一接口組的各輸入輸出接口與所述掃描數(shù)據(jù)選擇器的輸入端一一對應連接，所 述掃描數(shù)據(jù)選擇器的輸出端與所述掃描鏈的掃描數(shù)據(jù)輸入端連接，所述掃描鏈的掃描數(shù)據(jù) 輸出端與所述第二接口組的各輸入輸出接口連接； 所述芯片測試方法包括從所述第一引腳輸入測試輸入數(shù)據(jù)；所述掃描數(shù)據(jù)選擇器依據(jù)芯片的封裝類型信息，選擇將所述測試輸入數(shù)據(jù)輸入到掃描 數(shù)據(jù)輸入端；所述掃描鏈對所述測試輸入數(shù)據(jù)進行響應，從掃描數(shù)據(jù)輸出端輸出測試輸出數(shù)據(jù)·， 從所述第二弓I腳讀取所述測試輸出數(shù)據(jù)。
全文摘要
本發(fā)明適用于集成電路領域，提供了一種具有掃描鏈的集成電路和芯片測試方法，該集成電路包括第一接口組、第二接口組和掃描數(shù)據(jù)選擇器；第一接口組和第二接口組各自分別包括至少兩個可封裝為集成電路外部引腳的輸入輸出接口；第一接口組的各輸入輸出接口與掃描數(shù)據(jù)選擇器的輸入端一一對應連接，掃描數(shù)據(jù)選擇器的輸出端與掃描鏈的掃描數(shù)據(jù)輸入端連接；掃描鏈的掃描數(shù)據(jù)輸出端與第二接口組的各輸入輸出接口連接。本發(fā)明實施例可極大地增加掃描鏈的條數(shù)，減少單條掃描鏈的寄存器數(shù)目，從而極大地降低芯片的測試成本，提高芯片的測試效率。
文檔編號G01R31/3185GK102043124SQ20091011075
公開日2011年5月4日 申請日期2009年10月12日 優(yōu)先權日2009年10月12日
發(fā)明者謝武洪 申請人:炬力集成電路設計有限公司
山東科威數(shù)控機床有限公司銑床官方網(wǎng)站今天是：2024-12-23切換城市[全國]-網(wǎng)站地圖
專業(yè)數(shù)控銑床產(chǎn)品供應商
20年生產(chǎn)經(jīng)驗，實力工廠，精工品質(zhì)，質(zhì)量有保障
