專利名稱：具有混合信號處理裝置的測試界面的制作方法
技術領域：
本發明涉及一種半導體元件的測試機，特別涉及一種整合混合信號處 理電路于一個探針卡或一個待測元件卡上的測試機。
背景技術：
半導體測試機臺可以依照測試產品的電功能種類來分成邏輯ic測試
機、記憶體IC測試機及混合式IC測試機三種，而測試主機(tester)的主 要功能在于發出待測元件所需的電信號并接受待測元件的輸出信號狀態， 其中混合式IC的測試主機中即同時包含邏輯信號產生電路及模擬信號產 生電路。
在現階段的混合信號測試機臺中，待測混合信號芯片皆是位于探針卡 (probe card)或受測元件卡(DUT card)上，而在進行待測混合信號芯片測試 所需的混合信號，則是由測試主機上的混合信號模塊產生并通過導引線 (trace lines)將混合信號引導至位于探針卡(probe card)或受測元件卡(DUT card)上的待測混合信號芯片。此外，在測試的過程中，為了要能夠測試不 同功能的芯片，因此在測試機均設置相應的待測信號模塊來提供待測元件 所需。
如圖1所示，待測混合信號模塊12包含時脈產生電路122、邏輯信號 產生電路124以及混合信號產生電路126，而混合信號產生電路126是依 據此時脈產生電路122所產生的時序信號來產生混合信號。此外，測試機 臺10上具有待測元件測試界面14，用來作為測試主機與待測元件間的信 號傳遞界面，而此待測元件測試界面14可以是一個探針卡或是一個待測 元件卡，而連接器16則位于探針卡或待測元件卡上，用來與芯片15電連 接。此外，時脈產生電路122、邏輯信號產生電路124以及混合信號產生
電路126之間，是通過多條金屬導線ll傳遞數字信號及模擬信號。另外， 時脈產生電路122、邏輯信號產生電路124以及混合信號產生電路126與 待測元件測試界面14之間則通過位于待測元件測試界面14上的接腳電通 道13傳遞測試所需的數字及模擬信號，然后依據芯片15傳回的混合信號 轉換為數字信號后傳遞給測試機臺10，測試機臺IO便可以依據傳回的數 字信號判斷測試結果。
上述有關測試機臺在測試時所需的數字及模擬信號，均是由設定在測 試主機臺內的測試程序(Test Program)來控制。然而這樣的設計，可能 因為待測元件測試界面14與混合信號產生電路126間的金屬導線11過長， 導致信號的衰減或是拾取過多的雜訊，而無法得到正確的測試結果。尤其 是在進行高速芯片的測試時，這樣的問題將會更加嚴重。
發明內容
鑒于上述的發明背景中，為了符合產業上某些利益的需求，本發明的 主要目的在于提供一種將測試待測元件所需的混合信號產生電路整合至 待測元件測試界面上，用以縮短待測元件與混合信號產生電路間的距離， 以降低雜訊并可提高模擬信號的強度。
本發明的另一主要目的在于提供一種將測試待測元件所需的混合信 號產生電路整合至待測元件測試界面上，因此設置在待測元件測試界面上 的混合信號產生電路可任意被更換成不同等級的數字轉換模擬電路元件 或模擬轉數字電路元件，如此，就不需要隨時更新測試裝置，從而可以用 很低廉的成本任意升級待測混合信號芯片的等級，因此可有效降低整個測 試的成本。
依據上述的目的，本發明首先提供一種混合信號元件測試裝置的測試 界面，其中測試界面包括 一個電連接裝置、多個設置于測試界面上的混 合信號產生電路以及多個用以電連接電連接裝置及多個混合信號產生電 路的接腳電通道。
本發明接著再提供一種測試裝置，包括測試主機及測試界面，其中測試界面包括 一個電連接裝置、多個設置于測試界面上的混合信號產生電 路以及多個用以電連接電連接裝置及多個混合信號產生電路的接腳電通 道。
圖l為現有技術的功能方框示意圖；以及 圖2與圖3為本發明的功能方框示意圖。 主要元件標記說明
10測試機臺ii金屬導線
12待測混合信號模塊122時脈產生電路
124邏輯信號產生電路126混合信號產生電路
13接腳電通道14待測元件測試界面
15心片16連接器
20測試機臺22測試主機
222時脈產生電路224邏輯信號產生電路
226時脈信號228數字信號
24待測元件測試界面242接腳電通道
244電連接裝置 246混合信號產生電路
248待測元件
具體實施例方式
本發明在此所探討的方向為一種整合混合信號處理電路的測試 機界面。為了能徹底地了解本發明，將在下列的描述中提出詳盡的步 驟及其組成。顯然地，本發明的施行并未限定于混合信號處理電路測 試界面的技術人員所熟習的特殊細節。另一方面，眾所周知的組成或 步驟并未描述于細節中，以避免造成本發明不必要的限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還 可以廣泛地施行在其他的實施例中，且本發明的范圍不受限定，其以 權利要求為準。
如圖2，測試機臺20上至少設置有一個測試主機22及一個待測 元件測試界面24，以下簡稱測試界面24。測試主機22上則至少設置 一個時脈產生電路222及一個邏輯信號產生電路224;而測試界面24 則包括多個接腳電通道242、電連接裝置244及多個混合信號產生電 路246，其中測試主機22及測試界面24之間是通過多條金屬導線相 互連接。在此要強調，在本發明個實施例中，測試界面24可以是一 個探針卡(probe card)或是一個待測元件卡(DUT card)，而混合信號產 生電路246則可為數字轉換模擬電路或模擬轉數字電路(AD/DA converter)所組成。當測試界面24為一個待測元件卡時，其上的電 連接裝置244可以是一個或多個待測元件的插座所組成，用以電連接 一個完成封裝的芯片(chip)。而當測試界面24為一個探針卡時， 其上的電連接裝置244可以是一個具有探針的探針座所組成，以探針 來測試一片晶片(wafer)上一個或一個以上的區域。
首先如圖2所示，當一個待測元件248設置于待測元件卡上的電 連接裝置244 (例如一個或多個插座)上時，測試主機22依據測試 程序啟動時脈產生電路222及邏輯信號產生電路224，并將時脈信號 226傳送至邏輯信號產生電路224以及待測元件測試界面24上的接 腳電通道242，然后再傳遞至待測元件插座244及混合信號產生電路 246，使得測試機臺上各個元件間的操作能夠達到同步。邏輯信號產 生電路224所產生的數字信號228，則是通過接腳電通道242被傳送 到混合信號產生電路246，使得混合信號產生電路246將接收到的數 字信號轉換成模擬信號，然后送到位在待測元件插座244上的待測元 件248上；同時，也使得混合信號產生電路246將待測元件248所送 出的模擬信號轉換成數字信號后，通過接腳電通道242被傳送回測試 主機22內。這些信號的傳送及轉換均由測試主機22上的測試程序來 控制。
很明顯地，在本實施例中，由于待測元件248所需的混合信號產 生電路246已經整合至待測元件測試界面24上，因此，測試主機22 就只需要提供標準的時脈產生電路222及邏輯信號產生電路224，然 后在測試程序的控制下就能執行待測元件248的測試。此設置的改 變，使得混合信號產生電路246所產生的混合信號傳送至待測元件 248間的距離可以最短，從而可避免信號的衰減及拾取過多的雜訊， 也因此本發明可以執行較高速的待測元件248測試。同時，設置在待 測元件測試界面24上的混合信號產生電路246也可任意被更換成不 同等級的數字轉換模擬電路元件或模擬轉數字電路元件，如此，就不 需要隨時更新測試裝置，從而可以用很低廉的成本任意升級待測元件 248的等級，因此可有效降低整個測試的成本。
另一方面，由于混合信號產生電路246已經整合至待測元件測試 界面24上，因此，測試主機22就專門提供測試時所需的數字信號 228，而不需要因為待測元件248型式的不同，而要時常更換測試主 機22內的電路。因此就本發明的測試主機22而言，只需要在不同的 測試程序的控制下，提供所需的時脈信號226以及所需的數字信號 228，就能執行不同型式的待測元件248的測試，因此可縮短測試機 臺設定的時間。另外，本發明的待測元件測試界面24上也可以設置 多個待測元件插座244,因此可在測試程序的控制下并行測試，從而 可有效的提升產能。
接著，請參照圖3，為本發明的探針卡(probecard)上設置混合 信號產生電路的測試機臺的示意圖。如圖3所示，很明顯地，本實施 例是將測試界面24以一個探針卡來取代，此時，電連接裝置244已 更換為一個具有探針的探針座。當一個待測元件248，例如一片晶片 (圖中未示)，裝置于測試機臺20上時，測試主機22依據測試程序 啟動時脈產生電路222及邏輯信號產生電路224，并將時脈信號226 傳送至邏輯信號產生電路224以及測試界面24上的接腳電通道242， 然后再由接腳電通道242傳遞至探針座244及混合信號產生電路246， 使得測試機臺20上各個元件間的操作能夠達到同步。邏輯信號產生
電路224所產生的數字信號228，則是通過接腳電通道242被傳送到 混合信號產生電路246。通過測試程序的控制，可以使得一部份的混 合信號產生電路246將接收到的數字信號228轉換成模擬信號，然后 驅動探針座244以便利用其上的探針對晶片上的一個或一個以上的 區域進行測試。同時，也可以使得一部份的混合信號產生電路246將 待測元件248所送出的模擬信號轉換成數字信號228后，通過接腳電 通道242被傳送回測試主機22內。這些信號的傳送及轉換均由測試 主機22上的測試程序來控制。
通過上述的說明，本發明位于探針卡上的混合信號產生電路246 可以視為一個整合的模擬/數字轉換電路，并且可以依據測試程序的 控制來執行數字/模擬信號的接轉換與傳遞。同時，模擬/數字轉換電 路可任意被更換成不同等級的數字轉換模擬電路元件或模擬轉數字 電路元件，如此可以用很低廉的成本來執行高階或高速等級的混合信 號芯片的測試。
顯然地，依照上面實施例中的描述，本發明可能有許多的修正與 差異。因此需要在其附加的權利要求項的范圍內加以理解，除了上述 詳細的描述外，本發明還可以廣泛地在其他的實施例中施行。上述僅 為本發明的較佳實施例而已，并非用以限定本發明的權利要求；凡其 它未脫離本發明所揭示的精神下所完成的等效變更或改進，均應包含 在權利要求中。
權利要求
1.一種待測元件測試裝置的測試界面，該測試界面包括電連接器，用以電連接待測元件；多個混合信號產生電路，設置于該測試界面上；及多個接腳電通道，設置于該測試界面上，用以電連接該電連接器及該多個混合信號產生電路。
2. 根據權利要求1所述的測試界面，其特征是該測試界面為待測元件卡。
3. 根據權利要求1所述的測試界面，其特征是該測試界面為探針卡。
4. 根據權利要求1所述的測試界面，其特征是該混合信號產生電路可 選擇為數字轉換模擬電路及模擬轉數字電路中的一個。
5. 根據權利要求2所述的測試界面，其特征是該測試界面為待測元件 卡時，該電連接器為插座。
6. 根據權利要求2所述的測試界面，其特征是該測試界面為待測元件 卡時，該待測元件為完成封裝的芯片。
7. 根據權利要求3所述的測試界面，其特征是該測試界面為探針卡 時，該電連接器為具有探針的探針座。
8. 根據權利要求3所述的測試界面，其特征是該測試界面為待測元件 卡時，該待測元件為晶片。
9. 一種待測元件測試裝置的測試界面，該測試界面包括 多個待測元件插座；多個混合信號產生電路，設置于該測試界面上；及多個接腳電通道，設置于該測試界面上，用以電連接該多個待測元件 插座及該多個混合信號產生電路。
10. —種待測元件的測試裝置，包括測試主機及測試界面，其中該測 試主機通過多條金屬導線與該測試界面連接，其特征在于該測試界面包 括電連接器，用以電連接待測元件；多個混合信號產生電路，設置于該測試界面上；及多個接腳電通道，設置于該測試界面上，用以電連接該電連接器及該 多個混合信號產生電路。
全文摘要
本發明提供了一種整合混合信號處理電路于一個測試界面，特別是整合混合信號處理電路于一個探針卡或一個待測元件卡的測試界面上，并且整合混合信號處理電路與測試機臺的接腳電通道，與整合混合信號處理電路操作程序于測試機臺的系統軟件中。
文檔編號G01R31/28GK101339225SQ20071012287
公開日2009年1月7日 申請日期2007年7月6日 優先權日2007年7月6日
發明者廖春成, 陳建志 申請人:京元電子股份有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
