用于擴展示波器帶寬和采樣率的諧波時域交織的制作方法
【專利摘要】公開了用于擴展示波器帶寬和采樣率的諧波時域交織。諧波時間交織(HTI)系統(tǒng)可以包括將提供基準信號的采樣時鐘、用于接收基準信號和第二輸入的求和部件、用于接收輸入信號的分離器部件以及每個從分離器接收輸出的多個延遲塊。HTI系統(tǒng)還可以包括用于從采樣時鐘接收基準信號并從每個混頻部件接收輸出的數字化部件,以及用于從每個數字化部件接收輸出的多相位濾波器矩陣塊。HTI系統(tǒng)還可以包括用于從多相位濾波器矩陣塊接收輸出并從每個數字化器接收交織時域信號樣本以產生重構波形的交織重構塊。
【專利說明】用于擴展示波器帶寬和采樣率的諧波時域交織
【技術領域】
[0001] 公開技術一般地涉及示波器且更特別地涉及用于擴展示波器的帶寬和采樣率的 諧波時間交織(HTI)系統(tǒng)。
【背景技術】
[0002] 在過去的十年中,某些公司已使用混頻器拓撲結構來使帶寬倍增,并且一些現在 在使用此技術的帶寬和采樣率兩者方面引領市場。還已使用波段覆蓋混頻器技術。一些公 司已探索數字帶寬交織(DBI),其使用具有一個波段的每個通道一個混頻器而使用軟件混 頻器來構建信號以用于重構。至少一個公司已經開發(fā)了雙通道60 GHz示波器,其使用混頻 器來增加帶寬,但是被用于此的拓撲結構當前是未知的。
[0003] 至少一個公司已經采取使用一個通道來在多次采集內使帶寬倍增的連續(xù)多采集 方法。還已探索了任何一般混頻器諧波配置的諧波混頻器的概念,其在信號的基準振蕩器 總和中包括I. 〇因數。還存在異步時間交織(ATI)應用,其也是在每個通道上具有多個被 覆蓋波段的諧波混頻器方法。在過去十年中已經考慮了混頻器拓撲結構布局的許多其他配 置。
【發(fā)明內容】
[0004] 公開技術的實施例一般地針對用于擴展示波器采集系統(tǒng)中的帶寬和采樣率的技 術。此類技術一般地包括在到標準交織數字化器塊的路徑中使用模擬混頻器。此類技術使 得能夠使用所有數字化器的輸出的簡單時域交織來執(zhí)行信號重構,因此與其他技術(例如, 數字帶寬交織(DBI)或異步時間交織(ATI))將需要的相比要求較少的數字信號處理(DSP) 以執(zhí)行重構。公開技術的實施例提供了許多優(yōu)點,包括關于系統(tǒng)中的數字化器的現有帶寬 和采樣率能力的使用的更大效率。實施例還提供了優(yōu)化延遲能力,例如以優(yōu)化混頻器LO諧 波的相位以便使信噪比(SNR)最大化。
【專利附圖】
【附圖說明】
[0005] 圖1是圖示出根據公開技術的某些實施例的諧波時間交織(HTI)架構的示例的框 圖。
[0006] 圖2圖示出具有在時間基準位置處對準的諧波峰值的到圖1的HTI架構的混頻器 的LO信號輸入的圖形表不的第一不例。
[0007] 圖3圖示出具有相對于在如圖2中的時間基準位置處的時間對準而言處于不同時 間對準的諧波的到混頻器的LO信號輸入的圖形表示的第二示例。
[0008] 圖4是圖示出根據公開技術的某些實施例的4路HTI架構的示例的框圖。
[0009] 圖5圖示出用于圖4的4路HTI架構的50GHz的數字化器fs的混頻頻譜的圖形 表示的示例。
[0010] 圖6是圖示出根據公開技術的某些實施例的3路HTI架構的示例的框圖。
[0011] 圖7圖示出用于圖6的3路HTI架構的50GHz的數字化器fs的混頻頻譜的圖形 表示的示例。
[0012] 圖8是圖示出根據公開技術的某些實施例的2路HTI架構的示例的框圖。
[0013] 圖9圖示出用于圖8的2路HTI架構的50GHz的數字化器fs的混頻頻譜的圖形 表示的示例。
【具體實施方式】
[0014] 公開技術一般地針對諧波時間交織(HTI),其是在前端使用諧波混頻器來將帶寬 和采樣率增加至比系統(tǒng)中的單獨數字化器能夠支持的更高的新示波器采集系統(tǒng)拓撲結構。 在由HTI相比于其他技術(例如,ATI和DBI)所提供的許多優(yōu)點之中的是其不要求軟件混 頻功能以重構信號;相反地,其簡單地要求執(zhí)行M個數字化器的輸出的M路時域交織。這可 以通過對所有混頻器施加具有諧波的相同基準振蕩器輸入并通過向到每個混頻器的輸入 射頻(RF)信號提供不同延遲來實現。從振蕩器和乘法器電路生成混頻器基準諧波,并且可 以針對優(yōu)化相位關系對其進行設計以使到混頻器LO輸入中的信噪比(SNR)最大化。
[0015] 圖1是圖示出根據公開技術的某些實施例的諧波時間交織(HTI)架構100的示例 的框圖。該架構可以等效于標準范圍時域交織(TDI)數字化器系統(tǒng)的方式操作。標準范圍 數字化器在到A/D轉換器的輸入處具有混頻器。此混頻器常常稱為采樣和保持電路。基準 輸入上的脈沖串被與輸入信號相乘,并且結果在A/D轉換器生成要存儲在存儲器中的二進 制數的同時被存儲在模擬電路中。當前通過使每個管道中的數字化器的采樣時鐘延遲來對 多個數字化器進行時間交織。因此,通過使來自每個數字化器管道的輸出數據樣本交織來 執(zhí)行信號重構。
[0016] 在示例100中,使輸入X通過M路分離器110,來自那里的輸出通過相應的延遲 112A-n至混頻器114A-n,其以以下方式和配置而位于數字化器116A-n前面:允許增加帶寬 和采樣率兩者超過單獨數字化器116A-n能夠做的、同時在僅有時間交織而沒有附加數字 信號處理(DSP)的情況下并發(fā)地執(zhí)行重構。
[0017] 采樣時鐘102基準信號的頻域頻譜也是頻域中的一系列脈沖,其中,諧波的頻率 間隔直接地與采樣時鐘102的脈沖之間的時段有關。在以下等式中示出了該關系。
【權利要求】
1. 一種諧波時間交織(HTI)系統(tǒng),包括: 采樣時鐘,被配置成提供基準信號; 求和部件,被配置成接收第一輸入處的基準信號和第二輸入以接收從基準信號得到的 延遲的諧波信號,求和部件產生求和后的基準信號; 分離器部件,被配置成接收輸入信號并且具有多個輸出,用于在多個輸出的每一個處 發(fā)展相應的輸出信號,所述輸出信號展示與輸入信號基本上相同的帶寬; 第一多個延遲塊,每個被配置成從分離器接收相應的輸出信號; 多個混頻部件,每個被配置成從求和部件接收求和后的基準信號,和從第一多個延遲 塊中的對應一個接收輸出信號; 多個數字化部件,每個被配置成從采樣時鐘接收基準信號,和從多個混頻部件中的對 應一個接收輸出;以及 控制器,其實現多相位濾波器矩陣塊,所述多相位濾波器矩陣塊被配置成從多個數字 化部件中的每一個接收輸出,并且實現交織重構塊,所述交織重構塊被配置成從多相位濾 波器矩陣塊接收輸出和從每個數字化器接收交織時域信號樣本,以產生輸入信號的基本上 全帶寬的數字表示。
2. 如權利要求1所述的HTI系統(tǒng),其中,所產生的輸入信號的表示具有比從數字化器 輸出的初始采樣波形更高的采樣率。
3. 如權利要求1所述的HTI系統(tǒng),還包括: 帶寬增強(BWE)濾波器,被配置成修正重構波形的相位和量值。
4. 如權利要求1所述的HTI系統(tǒng),還包括: 多個頻率乘法器,每個被配置成從采樣時鐘接收基準信號以產生諧波信號。
5. 如權利要求4所述的HTI系統(tǒng),還包括: 第二多個延遲塊,每個被配置成從多個頻率乘法器中的對應一個接收輸出以產生延遲 的諧波信號。
6. 如權利要求5所述的HTI系統(tǒng),其中,求和部件還被配置成從第二多個延遲塊中的 每一個接收輸出。
7. 如權利要求1所述的HTI系統(tǒng),其中,第一多個延遲塊包括四個延遲塊,多個混頻部 件包括四個混頻部件,并且多個數字化部件包括四個數字化部件。
8. 如權利要求7所述的HTI系統(tǒng),還包括: 頻率乘法器,被配置成從采樣時鐘接收基準信號;以及 輔延遲塊,被配置成從頻率乘法器接收輸出。
9. 如權利要求8所述的HTI系統(tǒng),其中,求和部件還被配置成從輔延遲塊接收輸出。
10. 如權利要求1所述的HTI系統(tǒng),其中,第一多個延遲塊包括三個延遲塊,多個混頻 部件包括三個混頻部件,并且多個數字化部件包括三個數字化部件。
11. 如權利要求1所述的HTI系統(tǒng),其中,第一多個延遲塊包括兩個延遲塊,多個混頻 部件包括兩個混頻部件,并且多個數字化部件包括兩個數字化部件。
12. 如權利要求1所述的HTI系統(tǒng),其中,到求和部件的第二輸入是對應于基本上為 1.0的因數的dc值。
13. 如權利要求1所述的HTI系統(tǒng),其中,輸入信號是射頻(RF)信號。
14. 如權利要求13所述的HTI系統(tǒng),其中,第一多個延遲塊是RF延遲塊。
15. 如權利要求1所述的HTI系統(tǒng),其中,輸入信號是從DC直至多個數字化部件中的 每一個的帶寬的M倍的最大頻率的寬帶信號,其中,M表示數字化部件的數目。
16. 如權利要求7所述的HTI系統(tǒng),其中,輸入信號是從DC直至多個數字化部件中的 每一個的帶寬的4倍的最大頻率的寬帶信號。
17. 如權利要求10所述的HTI系統(tǒng),其中,輸入信號是從DC直至多個數字化部件中的 每一個的帶寬的3倍的最大頻率的寬帶信號。
18. 如權利要求11所述的HTI系統(tǒng),其中,輸入信號是從DC直至多個數字化部件中的 每一個的帶寬的2倍的最大頻率的寬帶信號。
【文檔編號】G01R13/02GK104459256SQ201410463024
【公開日】2015年3月25日 申請日期:2014年9月12日 優(yōu)先權日:2013年9月13日
【發(fā)明者】J.J.皮克德 申請人:特克特朗尼克公司