用于半導體器件的測試電路和方法
【專利摘要】一種半導體器件，包括：第一裸片；第二裸片，經由穿硅通孔TSV與第一裸片耦接；以及測試電路，適用于通過控制流經TSV的電流量來測量TSV的電阻。
【專利說明】用于半導體器件的測試電路和方法
[0001] 相關申請的交叉引用
[0002] 本申請要求2013年6月18日提交的申請號為10-2013-0069603的韓國專利申請 的優先權，其全部內容通過引用合并于此。
【技術領域】
[0003] 本發明的示例性實施例涉及一種用于測試穿娃通孔（T虹OU曲-SiIicon-Via, TSV) 的電阻的半導體測試電路，和包括所述半導體測試電路的半導體器件。
【背景技術】
[0004] 用于半導體集成電路的封裝技術已經不斷地進步W滿足對于半導體集成電路的 小型化和可靠性的要求。由于近來需要產品實現高性能和小尺寸，所W正研發不同的層疊 封裝方法。其中之一是H維（3D)半導體器件，通過將多個芯片層疊在單個封裝體中來提高 集成度W實現器件的高集成。
[0005] 層疊技術意味著將至少兩個芯片或封裝體垂直堆疊，可W實現與2D器件(諸如2D 半導體存儲器件)的存儲容量的兩倍多一樣多的存儲容量。除了增大的存儲容量之外，層疊 封裝在安裝密度和安裝空間的效率方面也有優勢。出于該些原因，正加速對于層疊封裝產 業的研究和開發。
[0006] 層疊封裝的個體半導體芯片經由金屬線或穿娃通孔（TSV)而彼此電連接。層疊封 裝中的TSV形成在半導體芯片的內部，并且層疊的半導體芯片經由TSV而彼此電連接。利 用了能與信號和電源接口的TSV的層疊封裝由于改善的帶寬而可W具有良好的操作性能， 同時最小化電流損耗和信號延遲。
[0007] 因為經由TSV在層疊芯片之間的可靠連接是重要的，所W測量封裝之后的TSV的 電阻W檢查TSV的連接。對于TSV的電阻測量，層疊芯片中的第一裸片與特定的測試焊盤 連接，并且層疊芯片的第二裸片提供有測試驅動器。測試驅動器將電源供應至TSV，并且流 經TSV的電流在測試焊盤處被監控。然而，由于在測量中包括的晶體管和因到測試焊盤的 距離而包括的電阻噪聲，所W該種測量幾乎無法測量TSV的電阻。由于在測量中包括的晶 體管的電阻遠大于TSV的電阻，所W測量誤差變得明顯。歸根結底，由于誤差來自測量中包 括的晶體管的PVT (工藝、電壓和溫度)，所W難W準確地測量TSV的電阻。
【發明內容】
[0008] 本發明的一個實施例涉及一種半導體器件，所述半導體器件可W在封裝之后測試 層疊的芯片的穿娃通孔（TSV)中最小化測量誤差。
[0009] 根據本發明的一個實施例，一種半導體器件包括；第一裸片；第二裸片，經由穿娃 通孔（TSV)與第一裸片禪接；W及測試電路，適用于通過控制流經TSV的電流量來測量TSV 的電阻。
[0010] 根據本發明的另一個實施例，一種半導體器件包括：第一裸片；多個第二裸片，每 個第二裸片經由穿娃通孔（TSV)與第一裸片禪接；電流源，適用于響應于第一控制信號而 供應第一電流，并且響應于第二控制信號而供應第二電流，第一電流和第二電流流經TSV， 并且電流源被設置在每個第二裸片中；電流匯聚器，適用于產生測量電壓，所述測量電壓的 電平依賴于第一電流、或者第一電流和第二電流兩者，電流匯聚器被設置在第一裸片中；W 及電阻測量器，適用于基于測量電壓來測量TSV的電阻。
[0011] 根據本發明的另一個實施例，一種用于測量半導體芯片中TSV的電阻的方法，所 述半導體芯片包括在經由TSV彼此電連接的第一裸片和第二裸片。所述方法包括W下步 驟：將第一電流從第二裸片經由TSV供應至第一裸片；在第一裸片處測量經由TSV的第一 電流；將第一電流和第二電流從第二裸片經由TSV供應至第一裸片；在第一裸片處測量經 由TSV的第一電流和第二電流之和；W及基于測得的第一電流與測得的第一電流和第二電 流之和之間的差來獲得TSV的電阻。
[0012] 根據本發明的另一個實施例，一種測試電路包括：電流源單元，適用于供應流經 TSV的可變電流，所述TSV將第一裸片和第二裸片彼此禪接；W及測量塊，適用于基于等式 RTSV= VDD X (蒂芳^來測試TSV的電阻，其中，RTSV表示TSV的電阻，VDD表示電源，Ii 表示第一電流，W及Iln2表示第一電流和第二電流之和，其中，第一電流和第二電流從電流 源單元流出經由TSV流至測量塊。
【專利附圖】
【附圖說明】
[0013] 圖1是說明根據本發明的一個實施例的半導體器件的框圖。
[0014] 圖2是根據本發明的一個實施例的圖1中所示的半導體器件的詳細電路圖。
[0015] 圖3是根據本發明的一個實施例的圖1中所示的半導體器件的詳細電路圖。
[0016] 圖4是說明根據本發明的一個實施例的半導體器件的框圖。
[0017] 圖5是圖4中所示的半導體器件的詳細電路圖。
[0018] 圖6是根據本發明的一個實施例的信息處理系統的框圖。
【具體實施方式】
[0019] W下將參照附圖更詳細地描述本發明的示例性實施例。然而，本發明可W用不同 的方式實施，而不應解釋為局限于本文所列的實施例。確切地說，提供該些實施例使得本公 開充分與完整，并向本領域技術人員充分傳達本發明的范圍。在本公開中，相同的附圖標記 在本發明的不同附圖和實施例中表示相同編號的部分。也應當注意的是，在本說明書中， "連接/禪接"表示一個部件直接與另一個部件禪接、或者經由中間部件與另一個部件間接 禪接。另外，只要不在句子中特意提及，單數形式可W包括復數形式。
[0020] 圖1是說明根據本發明的一個實施例的半導體器件的框圖。
[0021] 參見圖1，包括測試電路1000的半導體器件可W包括第一裸片100和第二裸片 200,它們通過穿娃通孔（TSV)彼此禪接。
[0022] 第一裸片100可W是主裸片，而第二裸片200可W是從裸片。
[0023] 測試電路1000可W包括電流源單元210和測量塊110。電流源單元210可W被 設置在第二裸片100中，而測量塊110可W被設置在第一裸片100中。電流源單元210可 W包括多個電流源，并且響應于控制信號（未示出）而將可變電流供應至TSV。測量塊110 用從電流源單元210流出的可變電流來測量TSV的電阻。測量塊110可W包括電流匯聚單 元（current sink unit) 130,用于響應于控制信號而產生測量電壓VMEAS,所述測量電壓 VMEAS具有依賴于從電流源單元210流至測量塊110的可變電流的電平。此外，測量塊110 可W包括電阻測量單元150,用于基于測量電壓VMEAS來測量TSV的電阻。
[0024] 圖2是根據本發明的一個實施例的圖1中所示的半導體器件的詳細電路圖。
[00巧]設置在第一裸片100中的各種內部電路和設置在第二裸片200中的對應部分可W 經由TSV而彼此傳達信號和電力。
[0026] 在第二裸片200中，電流源單元210可W包括；第一電流源211，用于響應于第一 控制信號CSCAN而供應第一電流至TSV，W及第二電流源213,用于響應于第二控制信號 DSCAN而供應第二電流至TSV。第一控制信號CSCAN和第二控制信號DSCAN是用于測試操 作的控制信號。
[0027] 在第一裸片100中，電流匯聚單元130可W產生測量電壓VMEAS，所述測量電壓 VMEAS的電平依賴于從第一電流源211流出的第一電流或者依賴于從第二電流源213流出 的第一電流和第二電流兩者。
[0028] 電流源單元210可W包括第一 PMOS晶體管Pl和第二PMOS晶體管P2,它們分別經 由柵極響應于第一控制信號CSCAN和第二控制信號DSCAN而被使能。第一 PMOS晶體管Pl 和第二PMOS晶體管P2中的每個具有與電源電壓VDD禪接的源極和與TSV禪接的漏極。第 一 PMOS晶體管Pl和第二PMOS晶體管P2響應于輸入至柵極的第一控制信號CSCAN和第二 控制信號DSCAN而將電源電壓VDD傳送至TSV。
[0029] 電流匯聚單元130可W包括；第一電流匯聚器（current sink)131，用于響應于第 一控制信號CSCAN而基于第一電流產生測量電壓VMEAS ;和第二電流匯聚器133,用于響應 于第二控制信號DSCAN而基于第二電流產生測量電壓VMEAS。
[0030] 第一電流匯聚器131包括第一傳輸口 TGl和第一 NMOS晶體管NI, W響應于第一控 制信號CSCAN和第H NMOS晶體管N3而基于從第一電流源211流出的第一電流產生測量電 壓VMEAS。第一傳輸口 TGl可W禪接在第一 NMOS晶體管Nl的漏極和柵極之間，W形成柵漏 猜位。第一傳輸口 TGl可W響應于第一控制信號CSCAN而被控制。第一 NMOS晶體管Nl具 有禪接在TSV和接地電源VSS之間的漏源路徑。第H NMOS晶體管N3可W具有在第一 NMOS 晶體管Nl的柵極和接地電源VSS之間的漏源路徑。
[0031] 第二電流匯聚器133包括第二傳輸口 TG2和第二NMOS晶體管N2, W響應于第二控 制信號DSCAN和第四NMOS晶體管M而基于從第二電流源213流出的第二電流產生測量電 壓VMEAS。第二傳輸口 TG2可W禪接在第二NMOS晶體管N2的漏極和柵極之間W形成柵漏 猜位。第二傳輸口 TG2可W響應于第二控制信號DSCAN而被控制。第二NMOS晶體管N2具 有禪接在TSV和接地電源VSS之間的漏源路徑。第四NMOS晶體管M可W禪接在第二NMOS 晶體管N2的柵極和接地電源VSS之間。
[0032] 第一控制信號CSCAN和第二控制信號DSCAN的反相信號可W被分別輸入至第H NMOS晶體管N3和第四NMOS晶體管M的柵極。
[0033] 當第一控制信號CSCAN和第二控制信號DSCAN兩者都處于邏輯低電平時，電流匯 聚單元130變成浮置狀態。當第一控制信號CSCAN或第二控制信號DSCAN處于邏輯高電平 時，第一 NMOS晶體管NI和第二NMOS晶體管N2變成柵漏猜位或者電流鏡的驅動器，并且產 生測量電壓VMEAS。
[0034] 電阻測量單元150測量與從第一電流源211流出的第一電流相對應的測量電壓 VMEAS，然后測量與從第一電流源211流出的第一電流和從第二電流源213流出的第二電流 兩者相對應的測量電壓VMEAS。
[0035] 電阻測量單元150可W包括電壓測量器151和電流測量器153。電壓測量器151 可W測量測量電壓VMEAS。電流測量器153可W將測量電壓VMEAS轉換成電流水平，并且測 量電流水平。電壓測量器151可W包括焊盤和傳輸口 TG3,并且響應于電壓監控信號VSCAN 而將測量電壓VMEAS提供至焊盤。電流測量器153可W包括；偏移消除器155,用于去除測 量電壓VMEAS的偏移；W及傳輸口 TG4,響應于電流監控信號ISCAN而操作。
[0036] 電流測量器153還可W包括與偏移消除器155禪接的第H PMOS晶體管P3和第五 NMOS晶體管服。偏移消除器155由OP-AMP形成。偏移消除器155可W輸出將第五NMOS晶 體管N5的柵極GMEAS和漏極DMEAS的電壓電平保持相同的輸出信號。偏移消除器155的 未反相輸入可W與漏極DMEAS連接，并且偏移消除器155的反相輸入可W與柵極GMEAS連 接。由于偏移消除器155的輸出信號與第H PMOS晶體管P3的柵極禪接，所W偏移消除器 155可W控制第H PMOS晶體管P3的柵極的電壓。電流可W經由焊盤和第H PMOS晶體管 P3來測量，第H PMOS晶體管P3具有被偏移消除器155控制的柵極電壓。
[0037] 當電流監控信號ISCAN被使能時，TSV的測量電壓VMEAS被施加至偏移消除器155 的反相輸入端子和第五NMOS晶體管N5的柵極GMEAS。當第五NMOS晶體管N5導通時，電壓 被施加至與未反相輸入端子禪接的漏極DMEAS。當第五NMOS晶體管N5的柵極GMEAS和漏 極DMEAS的電壓電平變成相同時，第H PMOS晶體管P3響應于施加至PMOS晶體管P3的柵 極的偏移消除器155的輸出信號而導通。
[0038] 該里，第五NMOS晶體管N5可W與電流匯聚單元130中的第一 NMOS晶體管Nl和 第二NMOS晶體管N2大體相同，使得NMOS晶體管Nl、N2 W及服的PVT江藝、電壓W及溫 度)偏斜彼此類似。因而，相同的電流流入NMOS晶體管N1、N2 W及N5,因為測量電壓VMEAS 被施加至具有相同的柵源電壓Ves和相同的漏源電壓Vds的NMOS晶體管Nl、N2 W及N5。換 言之，電流測量器153響應于電流監控信號ISCAN而接收測量電壓VMEAS、將測量電壓轉換 成具有最小化偏移的電流、W及經由焊盤測量TSV的電阻。
[0039] 根據本發明的實施例，TSV的電阻用響應于第一控制信號CSCAN和第二控制信號 DSCAN流經TSV的電流來測量。在測量TSV的電阻的傳統技術中在測量結束時由晶體管引 起的測量誤差可W通過測量基于第一控制信號CSCAN的電流量和基于第一控制信號CSCAN 和第二控制信號DSCAN的電流量來去除。該可W總結為如下的等式。
[0040] [等式 1]
【權利要求】
1. 一種半導體器件，包括： 第一裸片； 第二裸片，所述第二裸片經由穿硅通孔TSV與所述第一裸片耦接；以及 測試電路，所述測試電路適用于通過控制流經所述TSV的電流量來測量所述TSV的電 阻。
2. 如權利要求1所述的半導體器件，其中，所述測試電路包括： 電流源單元，所述電流源單元適用于響應于控制信號而供應流經所述TSV的可變電 流；以及 測量塊，所述測量塊適用于基于所述可變電流而測量所述TSV的電阻。
3. 如權利要求2所述的半導體器件，其中，所述測量塊包括： 電流匯聚單元，所述電流匯聚單元適用于響應于所述控制信號而產生測量電壓，所述 測量電壓具有依賴于所述可變電流的電平；以及 電阻測量單元，所述電阻測量單元適用于基于所述測量電壓來測量所述TSV的電阻。
4. 如權利要求3所述的半導體器件，其中，所述電阻測量單元包括： 電壓測量器，所述電壓測量器適用于測量所述測量電壓；以及 電流測量器，所述電流測量器適用于將所述測量電壓轉換成轉換電流，并且適用于測 量所述轉換電流。
5. 如權利要求4所述的半導體器件，其中，所述電流測量器包括偏移消除器，所述偏移 消除器適用于去除所述測量電壓的偏移。
6. 如權利要求2所述的半導體器件，其中，所述測量塊被設置在所述第一裸片中。
7. 如權利要求2所述的半導體器件，其中，所述電流源單元被設置在所述第二裸片中。
8. -種半導體器件，包括： 第一裸片； 多個第二裸片，每個所述第二裸片經由穿硅通孔TSV與所述第一裸片耦接； 電流源，所述電流源適用于響應于第一控制信號而供應第一電流，并且適用于響應于 第二控制信號而供應第二電流，所述第一電流和所述第二電流流經所述TSV，并且所述電流 源被設置在每個所述第二裸片中； 電流匯聚器，所述電流匯聚器適用于產生測量電壓，所述測量電壓具有依賴于所述第 一電流的電平、或者具有依賴于所述第一電流和所述第二電流兩者的電平，所述電流匯聚 器被設置在所述第一裸片中；以及 電阻測量器，所述電阻測量器適用于基于所述測量電壓來測量所述TSV的電阻。
9. 如權利要求8所述的半導體器件，其中，所述電流匯聚器包括： 第一電流匯聚器，所述第一電流匯聚器適用于響應于所述第一控制信號而產生與所述 第一電流相對應的所述測量電壓；以及 第二電流匯聚器，所述第二電流匯聚器適用于響應于所述第二控制信號而產生與所述 第二電流相對應的所述測量電壓。
10. 如權利要求8所述的半導體器件，其中，所述電阻測量器包括： 電壓測量器，所述電壓測量器適用于測量所述測量電壓；以及 電流測量器，所述電流測量器適用于將所述測量電壓轉換成轉換電流，并且適用于測 量所述轉換電流。
【文檔編號】G01R27/08GK104237640SQ201310706321
【公開日】2014年12月24日 申請日期:2013年12月19日 優先權日:2013年6月18日
【發明者】李東郁 申請人:愛思開海力士有限公司
專業數控銑床產品供應商
20年生產經驗，實力工廠，精工品質，質量有保障
