国产自产21区,亚洲97,免费毛片网,国产啪视频,青青青国产在线观看,国产毛片一区二区三区精品

用于dc-dc轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明公開了一種用于DC-DC轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路，主要解決現(xiàn)有轉(zhuǎn)換器投片封裝前進(jìn)行指標(biāo)調(diào)節(jié)修正所引起的二次偏差問題。該調(diào)節(jié)修正信號產(chǎn)生電路包括序列產(chǎn)生單元(1)，計數(shù)器(2)，4-16譯碼器(3)，調(diào)節(jié)修正單元(4)和電流偏置單元(5)；序列產(chǎn)生單元產(chǎn)生與芯片外所施加信號脈沖個數(shù)一致的時鐘信號；計數(shù)器對該時鐘信號計數(shù)，得到四位二進(jìn)制編碼，輸出給譯碼器進(jìn)行譯碼，為調(diào)節(jié)修正單元提供使能信號，同時由電流偏置單元為調(diào)節(jié)修正單元提供偏置電流，使熔絲熔斷，得到調(diào)節(jié)修正信號，輸出至外部電路進(jìn)行指標(biāo)修正。本發(fā)明的調(diào)節(jié)功能可在芯片封裝后完成，避免了因封裝過程造成的二次指標(biāo)偏差，可用于模擬集成電路。
【專利說明】 用于DC-DC轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路【技術(shù)領(lǐng)域】，涉及模擬集成電路，特別是用于DC-DC轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路。
【背景技術(shù)】
[0002]隨著便攜式多媒體播放器、導(dǎo)航設(shè)備、平板電腦等數(shù)字產(chǎn)品的普及，電源管理芯片得到了迅猛的發(fā)展。DC-DC由于其具有帶載能力強(qiáng)、效率高的優(yōu)點(diǎn)被廣泛地應(yīng)用于采用鋰離子電池供電的場合。隨著DC-DC設(shè)計的復(fù)雜程度越來越高，同時也受工藝水平的影響，一次投片成功的可能性也越來越小。為了最大程度地節(jié)約成本，人們希望能夠在投片后方便地測量相關(guān)的重要技術(shù)指標(biāo)，并能進(jìn)行調(diào)節(jié)修正。
[0003]圖1顯示了現(xiàn)有DC-DC轉(zhuǎn)換器的系統(tǒng)框圖，該DC-DC轉(zhuǎn)換器由帶隙電壓基準(zhǔn)VREF、偏置電流源IBIAS、誤差放大器、PWM比較器、邏輯驅(qū)動、振蕩器、斜坡補(bǔ)償、主開關(guān)管、同步續(xù)流管、反饋電阻RA、反饋電阻RB和引腳FB、EN、VIN、LX、GND組成，其中帶隙電壓基準(zhǔn)VREF、偏置電流源IBIAS等模擬電路由于制造工藝的偏差，在投片后需要進(jìn)行微調(diào)，以滿足指標(biāo)要求。
[0004]集成電路中常采用燒斷電流熔絲的方式來進(jìn)行指標(biāo)微調(diào)。圖2給出了傳統(tǒng)方法采用的電流熔絲調(diào)節(jié)單元的電路原理圖。通過將熔絲FUSE通入大電流燒斷，來改變接入K、L兩點(diǎn)間電阻的阻值大小，從而對電路指標(biāo)進(jìn)行調(diào)節(jié)。
[0005]傳統(tǒng)的電流熔絲微調(diào)方法由于需在熔絲兩端接入探針，因而在引入大電流進(jìn)行燒斷處理時，將受限于燒錄設(shè)備的性能，同時較高的電流也有可能對燒錄設(shè)備產(chǎn)生意外的損害，造成不必要的損失，且維護(hù)成本較高；同時由于在進(jìn)行微調(diào)過程中，探針觸點(diǎn)間距較小，探針很容易碰到一起而引起短路。此外由于傳統(tǒng)調(diào)節(jié)修正方法一般是在芯片封裝前完成，在封裝后由于封裝材料、封裝工藝等的影響，會造成帶隙基準(zhǔn)電壓、基準(zhǔn)電流等指標(biāo)的二次偏差。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于針對上述已有技術(shù)的不足，提出一種用于DC-DC轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路，以避免芯片封裝時造成帶隙基準(zhǔn)電壓和基準(zhǔn)電流指標(biāo)的二次偏差，提高成品率。
[0007]實(shí)現(xiàn)本發(fā)明目的的技術(shù)思路是，在帶隙基準(zhǔn)電壓和基準(zhǔn)電流模塊中，將一個開關(guān)管與調(diào)節(jié)電阻進(jìn)行并聯(lián)，采用產(chǎn)生的調(diào)節(jié)修正信號控制該開關(guān)管的打開或關(guān)斷，從而改變接入電路的電阻值大小，達(dá)到在芯片封裝后進(jìn)行指標(biāo)調(diào)節(jié)的目的。
[0008]本發(fā)明的整個電路包括:計數(shù)器2，4_16譯碼器3，電流偏置單元5，其特征在于:還包括序列產(chǎn)生單元I和調(diào)節(jié)修正單元4 ；
[0009]所述序列產(chǎn)生單元1，用于產(chǎn)生具有與芯片外加方波激勵相同周期的時鐘序列PULSE和使能信號ENl，該時鐘序列PULSE連接到計數(shù)器2，該使能信號ENl連接到電流偏置單元5 ；
[0010]所述計數(shù)器2，用于對序列產(chǎn)生單元I產(chǎn)生的方波信號進(jìn)行脈沖計數(shù)，并輸出四位二進(jìn)制編碼信號到4-16譯碼器3 ；
[0011 ] 所述4-16譯碼器3，用于對計數(shù)器2輸出的四位二進(jìn)制編碼信號進(jìn)行譯碼，并將產(chǎn)生的譯碼信號TMO?TM15輸出至調(diào)節(jié)修正單元4，對其進(jìn)行使能；
[0012]所述調(diào)節(jié)修正單元4，用于產(chǎn)生調(diào)節(jié)修正信號TRM，輸出給外部要進(jìn)行修正的帶隙電壓基準(zhǔn)和電流基準(zhǔn)；
[0013]所述電流偏置單元5，用于為調(diào)節(jié)修正單元4提供電流偏置信號IBIAS2。
[0014]上述調(diào)節(jié)修正信號產(chǎn)生電路，其中序列產(chǎn)生單元1，包括6個PMOS管Ml、M2、M3、M4、M5、M6，7 個 NMOS 管 M7、M8、M9、M10、Mil、M12、M13，6 個反相器 X1、X2、X3、X4、X5、X6，I個上升沿檢測電路X7，I個RS觸發(fā)器X8，I個D觸發(fā)器X9 ；
[0015]第一NMOS 管 M7、第二 NMOS 管 M8、第三 NMOS 管 M9、第四 NMOS 管 M10、第五 NMOS 管Mll依次連接，形成第一電流鏡；
[0016]第二 PMOS管M2與第三PMOS管M3連接，形成第二電流鏡；
[0017]第一 NMOS管M7，作為第一電流鏡的輸入端，其漏極連接外部提供的偏置電流源IBIASl ;其源極連接到地；其柵極與自身漏極相連，且同時與第二 NMOS管M8的柵極相連；
[0018]第二 NMOS管M8，作為第一電流鏡的第一輸出端，其漏極與第一 PMOS管Ml的漏極相連，并作為第一反相器Xl的輸入端；其源極連接到地；其柵極與第三NMOS管M9的柵極相連；
[0019]第三NMOS管M9，作為第一電流鏡的第二輸出端，其漏極與第二 PMOS管M2的漏極相連；其源極連接到地；其柵極與第四NMOS管MlO的柵極相連；
[0020]第四NMOS管M10，作為第一電流鏡的第三輸出端，其漏極與第三PMOS管M3的漏極相連，并作為第三反相器X3的輸入端；其源極連接到地；其柵極與第五NMOS管Mll的柵極相連；
[0021]第五NMOS管MlI，作為第一電流鏡的第四輸出端，其漏極與第六NMOS管M12的源極相連；其源極連接到地；
[0022]第六NMOS管M12，其漏極與第四PMOS管的漏極相連，并作為上升沿檢測電路X7的輸入端；其柵極與第五PMOS管的柵極相連；
[0023]第七NMOS管M13，其漏極與第六PMOS管M6的漏極相連，并作為第五反相器X5的輸入端；其源極連接到地；其柵極連接外部提供的電壓偏置信號VBIASl ；
[0024]第一 PMOS管Ml，其源極連接所在芯片的使能信號EN ;柵極連接所在芯片的電源電壓 VIN ；
[0025]第二 PMOS管M2，作為第二電流鏡的輸入端，其源極連接所在芯片的電源電壓VIN ；其柵極與自身漏極相連，且同時與第三PMOS管M3的柵極相連；
[0026]第三PMOS管M3，作為第二電流鏡的輸出端，其源極分別與所在芯片的使能信號EN和第四PMOS管M4的柵極相連；
[0027]第四PMOS管M4，其源極與所在芯片的電源電壓VIN相連，其漏極分別與第五PMOS管M5的漏極和上升沿檢測電路X7的輸入端相連；上升沿檢測電路X7的輸出端與第四反相器X4的輸入端相連；第四反相器X4的輸出端與RS觸發(fā)器X8的第一輸入端R相連；RS觸發(fā)器X8的第二輸入端S與第三反相器X3的輸出端相連；RS觸發(fā)器X8的第一輸出端Q與第五PMOS管M5的柵極相連，并輸出時鐘序列信號TOLSE，RS觸發(fā)器X8的第二輸出端QB懸空;
[0028]第五PMOS管M5的源極連接所在芯片的電源電壓VIN ；
[0029]第六PMOS管M6，其源極連接所在芯片的反饋信號FB，其柵極連接所在芯片的電源電壓VIN ；
[0030]第一反相器XI，其輸出端與第二反相器X2的輸入端相連；第二反相器X2的輸出端與D觸發(fā)器X9的第一輸入端D相連；
[0031]D觸發(fā)器X9,其第二輸入端CLK與第六反相器X6的輸出相連,其第一輸出端Q輸出使能控制信號EN1，第二輸出端QB懸空；
[0032]第六反相器X6的輸入與第五反相器X5的輸出端相連。
[0033]上述調(diào)節(jié)修正信號產(chǎn)生電路，其中調(diào)節(jié)修正單元4，由16個結(jié)構(gòu)相同的模塊UO~U15組成，這些模塊UO~U15的輸入端分別與4-16譯碼器3輸出的16個信號TMO~TM15對應(yīng)相連；每個模塊輸出一位二進(jìn)制編碼信號，這16個模塊的輸出共同形成十六位二進(jìn)制編碼信號TRM。
[0034]上述調(diào)節(jié)修正信號產(chǎn)生電路，其中模塊UO~U15中的每個模塊均包括一個二輸入與非門X10、一個FUSE熔絲X13、一個電阻R2，和一個PMOS管、三個NMOS管、兩個反相器，即第七PMOS管M14，第八NMOS管M15，第九NMOS管M16，第十NMOS管M17，第七反相器XI1、第八反相器X12 ；
[0035]第七PMOS管M14，其漏極與第九NMOS管M16的漏極相連，并作為第八反相器X12的輸入，其源極分別與第八NMOS管M15的漏`極和熔絲X13的第一端相連，其柵極與外部提供的電壓偏置信號VBIAS2相連；第八反相器X12的輸出端輸出一位二進(jìn)制編碼信號；熔絲X13的第二端與所在芯片的電源電壓VIN相連；
[0036]第八NMOS管M15，其源極與外部提供的電流偏置信號IBIAS2相連；柵極分別與第七反相器Xll的輸出和第一電阻R2的一端相連；第一電阻R2的另一端連接到地；第七反相器Xll的輸入端與二輸入與非門XlO的輸出端相連；二輸入與非門XlO的第一輸入端與信號TMO~TM15相連；二輸入與非門XlO的第二輸入端與使能信號EN2相連；
[0037]第九NMOS管M16，其源極與第十NMOS管M17的漏極相連，其柵極與外部提供的電壓偏置信號VBIAS3相連；
[0038]第十NMOS管M17，其源極連接到地，其柵極與外部提供的電壓偏置信號VBIAS4相連；
[0039]第九NMOS管M16與第十NMOS管M17連接，共同為第八反相器X12的輸入端提供合適的工作電壓。
[0040]上述調(diào)節(jié)修正信號產(chǎn)生電路，其中電流偏置單元5，包括三個NMOS管、三個電阻和兩個反相器，即第十一 NMOS管M18、第十二 NMOS管M19、第十三NMOS管M20，第二電阻R3、第三電阻R4、第四電阻R5，第九反相器X14、第十反相器X15 ；
[0041]第^^一 NMOS管M18與第十二 NMOS管M19連接，形成第三電流鏡，該第十一 NMOS管M18，作為第三電流鏡的輸入端，其源極連接第三電阻R4的一端；第三電阻R4的另一端連接到地；該第十一 NMOS管M18的柵極與自身漏極相連，并分別與第十二 NMOS管M19的柵極和第十三NMOS管M20的源極相連；
[0042]第十二NMOS管M19，作為第三電流鏡的輸出端，其源極與第四電阻R5連接，其漏極輸出電流偏置信號IBIAS2 ；
[0043]第十三NMOS管M20，其漏極連接第二電阻R3的一端，其柵極與第十反相器X15的輸出相連；第十反相器X15的輸入與第九反相器X14的輸出相連；第九反相器X14的輸入端連接信號ENl，第二電阻R3的另一端與所在芯片的電源電壓VIN相連。
[0044]本發(fā)明由于在DC-DC芯片的內(nèi)部設(shè)計了時鐘序列產(chǎn)生單元與熔絲調(diào)節(jié)修正單元，與采用外加探針燒斷熔絲的方法相比，可直接在DC-DC芯片的內(nèi)部產(chǎn)生調(diào)節(jié)修正信號，并完成技術(shù)指標(biāo)調(diào)整過程，避免了對燒錄設(shè)備產(chǎn)生的影響，降低了成本，而且熔斷過程對芯片較為安全，可提高成品率；同時由于該調(diào)節(jié)修正信號是在DC-DC芯片內(nèi)部產(chǎn)生，故可在芯片封裝完成后對其技術(shù)指標(biāo)進(jìn)行調(diào)整，與在芯片封裝前進(jìn)行調(diào)節(jié)修正相比，可以避免封裝過程帶來的二次指標(biāo)偏差。
【專利附圖】

【附圖說明】
[0045]圖1是現(xiàn)有DC-DC轉(zhuǎn)換器的系統(tǒng)框圖；
[0046]圖2是傳統(tǒng)方法采用的電流熔絲調(diào)節(jié)單元的電路原理圖；
[0047]圖3是本發(fā)明的調(diào)節(jié)修正信號產(chǎn)生電路框圖；
[0048]圖4是本發(fā)明中的 序列產(chǎn)生單元電路原理圖；
[0049]圖5是本發(fā)明中的調(diào)節(jié)修正單元結(jié)構(gòu)框圖；
[0050]圖6是本發(fā)明中的調(diào)節(jié)修正單元電路原理圖；
[0051]圖7是本發(fā)明中的電流偏置單元電路原理圖。
【具體實(shí)施方式】
[0052]以下結(jié)合附圖及其實(shí)施例對本發(fā)明作進(jìn)一步描述。
[0053]參照圖3，本發(fā)明的調(diào)節(jié)修正信號產(chǎn)生電路包括:序列產(chǎn)生單元1，計數(shù)器2，4_16譯碼器3，調(diào)節(jié)修正單元4和電流偏置單元5，其中:
[0054]所述序列產(chǎn)生單元1，用于產(chǎn)生具有與芯片外加方波激勵相同周期的時鐘序列PULSE和使能信號ENl，該時鐘序列PULSE連接到計數(shù)器2，該使能信號ENl連接到電流偏置單元5 ；
[0055]所述計數(shù)器2，用于對序列產(chǎn)生單元I產(chǎn)生的方波信號進(jìn)行脈沖計數(shù)，并輸出四位二進(jìn)制編碼信號到4-16譯碼器3 ；
[0056]所述4-16譯碼器3，用于對計數(shù)器2輸出的四位二進(jìn)制編碼信號進(jìn)行譯碼，并將產(chǎn)生的譯碼信號TMO~TM15輸出至調(diào)節(jié)修正單元4，對其進(jìn)行使能；
[0057]所述調(diào)節(jié)修正單元4，用于產(chǎn)生調(diào)節(jié)修正信號TRM，輸出給外部要進(jìn)行修正的帶隙電壓基準(zhǔn)和電流基準(zhǔn)；
[0058]所述電流偏置單元5，用于為調(diào)節(jié)修正單元4提供電流偏置信號IBIAS2。
[0059]參照圖4，本發(fā)明的序列產(chǎn)生單元1，包括六個？]?05管祖、]\12、]\0、]\14、]\15、]\16，七個NMOS 管 M7、M8、M9、M10、Mil、M12、M13，六個反相器 X1、X2、X3、X4、X5、X6，一個上升沿檢測電路X7，一個RS觸發(fā)器X8，一個D觸發(fā)器X9 ；[0060]第一NMOS 管 M7、第二 NMOS 管 M8、第三 NMOS 管 M9、第四 NMOS 管 M10、第五 NMOS 管Mll依次連接，形成第一電流鏡；
[0061]第二 PMOS管M2與第三PMOS管M3連接，形成第二電流鏡；
[0062]第一 NMOS管M7，作為第一電流鏡的輸入端，其漏極連接外部提供的偏置電流源IBIASl ;其源極連接到地；其柵極與自身漏極相連，且同時與第二 NMOS管M8的柵極相連；
[0063]第二 NMOS管M8,作為第一電流鏡的第一輸出端,其漏極與第一 PMOS管Ml的漏極相連，并作為第一反相器Xl的輸入端；其源極連接到地；其柵極與第三NMOS管M9的柵極相連；
[0064]第三NMOS管M9，作為第一電流鏡的第二輸出端，其漏極與第二 PMOS管M2的漏極相連；其源極連接到地；其柵極與第四NMOS管MlO的柵極相連；
[0065]第四NMOS管M10，作為第一電流鏡的第三輸出端，其漏極與第三PMOS管M3的漏極相連，并作為第三反相器X3的輸入端；其源極連接到地；其柵極與第五NMOS管Mll的柵極相連；
[0066]第五NMOS管Mll，作為第一電流鏡的第四輸出端，其漏極與第六NMOS管M12的源極相連；其源極連接到地；
[0067]第六NMOS管M12，其漏極與第四PMOS管的漏極相連，并作為上升沿檢測電路X7的輸入端；其柵極與第五PMOS管的柵極相連；
[0068]第七NMOS管M13，其漏極與第六PMOS管M6的漏極相連，并作為第五反相器X5的輸入端；其源極連接到地；其柵極連接外部提供的電壓偏置信號VBIASl ；
[0069]第一 PMOS管Ml，其源極連接所在芯片的使能信號EN ;其柵極連接所在芯片的電源電壓VIN ；
[0070]第二 PMOS管M2，作為第二電流鏡的輸入端，其源極連接所在芯片的電源電壓VIN ；其柵極與自身漏極相連，且同時與第三PMOS管M3的柵極相連；
[0071]第三PMOS管M3，作為第二電流鏡的輸出端，其源極分別與所在芯片的使能信號EN和第四PMOS管M4的柵極相連；
[0072]第四PMOS管M4，其源極與所在芯片的電源電壓VIN相連；
[0073]第五PMOS管M5，其漏極與第四PMOS管的漏極相連；其源極連接所在芯片的電源電壓VIN ；
[0074]第六PMOS管M6，其源極連接所在芯片的反饋信號FB ;其柵極連接所在芯片的電源電壓VIN ；
[0075]第一反相器XI，其輸出端與第二反相器X2的輸入端相連；
[0076]第二反相器X2,其輸出端與D觸發(fā)器X9的第一輸入端D相連；
[0077]第三反相器X3，其輸出端與RS觸發(fā)器X8的第二輸入端S相連；
[0078]第四反相器X4，其輸入端與上升沿檢測電路X7的輸出相連；其輸出端與RS觸發(fā)器X8的第一輸入端R相連；
[0079]第五反相器X5,其輸出端與第六反相器X6的輸入端相連；
[0080]第六反相器X6，其輸出端與D觸發(fā)器X9的第二輸入端CLK相連；
[0081]RS觸發(fā)器X8,其第一輸出端Q與第五PMOS管M5的柵極相連,并輸出時鐘序列信號PULSE ;其第二輸出端QB懸空；[0082]D觸發(fā)器X9，其第一輸出端Q輸出使能控制信號ENl ;其第二輸出端QB懸空。
[0083]上述序列產(chǎn)生單元I主要有兩個功能:一是使DC-DC芯片由正常工作模式進(jìn)入調(diào)節(jié)修正模式；二是在進(jìn)入調(diào)節(jié)修正模式后產(chǎn)生調(diào)節(jié)時鐘序列TOLSE。
[0084]實(shí)現(xiàn)上述兩個功能的原理如下:
[0085]當(dāng)在DC-DC芯片的EN引腳端施加高電壓，使其滿足VEN>VVIN，其中Ven為EN引腳端的電壓值，Vvin為輸入電源的電壓值，此時D觸發(fā)器X9的第一輸入端D被連接至高電平；然后，在反饋電壓FB引腳端施加高電壓，使其滿足Vfb>Vvin+|Vthp(M6) I，其中Vfb為FB引腳端的電壓值，VTHP(M6)為第六PMOS管M6的閾值電壓。此時在D觸發(fā)器X9的第二輸入端CLK處將產(chǎn)生一個上升沿時鐘信號，使得D觸發(fā)器X9的第一輸出端Q所輸出的信號ENl由低電平變?yōu)楦唠娖剑瑥亩剐酒M(jìn)入調(diào)節(jié)修正模式，即實(shí)現(xiàn)該序列產(chǎn)生單元I的第一個功能。
[0086]當(dāng)在DC-DC芯片的EN引腳端施加高電壓時，使得a點(diǎn)被上拉至高電平，RS觸發(fā)器X8的第二輸入端S將變?yōu)榈碗娖剑瑥亩剐盘朠ULSE輸出高電平。
[0087]當(dāng)在DC-DC芯片的EN引腳端施加低電壓，使得第三PMOS管M3截止，a點(diǎn)電壓被下拉至低電平，因此RS觸發(fā)器X8的第二輸入端S變?yōu)楦唠娖健４藭r，第四PMOS管M4導(dǎo)通，b點(diǎn)被上拉至高電平，通過上升沿檢測電路X7和第四反相器X4，使得RS觸發(fā)器X8的第一輸入端R變?yōu)榈碗娖剑瑥亩盘朠ULSE輸出低電平。
[0088]通過在DC-DC芯片的EN引腳端施加高低變化的方波時鐘信號，可以得到與輸入方波時鐘信號脈沖個數(shù)相同的調(diào)節(jié)時鐘序列PULSE，以實(shí)現(xiàn)該序列產(chǎn)生單元I的第二個功能。
[0089]參照圖5，本發(fā)明的調(diào)節(jié)修正單元4，由十六個結(jié)構(gòu)相同的模塊UO~U15組成，這些模塊UO~U15的輸入端分別與4-16譯碼器3輸出的十六個信號TMO~TM15對應(yīng)相連，即第一個模塊UO的輸入端與4`-16譯碼器輸出的第一個信號TMO相連、第二個模塊Ul的輸入端與4-16譯碼器輸出的第二個信號TMl相連、第三個模塊U2的輸入端與4-16譯碼器輸出的第三個信號TM2相連、第四個模塊U3的輸入端與4-16譯碼器輸出的第四個信號TM3相連、第五個模塊U4的輸入端與4-16譯碼器輸出的第五個信號TM4相連、第六個模塊U5的輸入端與4-16譯碼器輸出的第六個信號TM5相連、第七個模塊U6的輸入端與4-16譯碼器輸出的第七個信號TM6相連、第八個模塊U7的輸入端與4-16譯碼器輸出的第八個信號TM7相連、第九個模塊U8的輸入端與4-16譯碼器輸出的第九個信號TM8相連、第十個模塊U9的輸入端與4-16譯碼器輸出的第十個信號TM9相連、第^ 個模塊UlO的輸入端與4_16譯碼器輸出的第i 個信號TMlO相連、第十二個模塊Ull的輸入端與4-16譯碼器3輸出的第十二個信號TMll相連、第十三個模塊U12的輸入端與4-16譯碼器輸出的第十三個信號TM12相連、第十四個模塊U13的輸入端與4-16譯碼器輸出的第十四個信號TM13相連、第十五個模塊U14的輸入端與4-16譯碼器輸出的第十五個信號TM14相連、第十六個模塊U15的輸入端與4-16譯碼器輸出的第十六個信號TM15相連。每個模塊輸出一位二進(jìn)制編碼信號，這十六個模塊的輸出共同形成十六位二進(jìn)制編碼信號TRIM。
[0090]參照圖6，本發(fā)明調(diào)節(jié)修正單元的十六個模塊UO~U15中，其每個模塊均包括一個二輸入與非門Χ?ο、一個FUSE熔絲X13、一個電阻R2，和一個PMOS管、三個NMOS管、兩個反相器，即第七PMOS管M14，第八NMOS管M15，第九NMOS管M16，第十NMOS管M17，第七反相器XI1、第八反相器X12;
[0091]第七PMOS管M14，其漏極與第九NMOS管M16的漏極相連，并作為第八反相器X12的輸入；其源極分別與第八NMOS管M15的漏極和熔絲X13的一端相連；其柵極與外部提供的電壓偏置信號VBIAS2相連；
[0092]第八NMOS管M15，其源極與外部提供的電流偏置信號IBIAS2相連；其柵極與第七反相器Xll的輸出相連，并連接到第一電阻R2的一端；
[0093]第九NMOS管M16，其源極與第十NMOS管M17的漏極相連；其柵極與外部提供的電壓偏置信號VBIAS3相連；
[0094]第十NMOS管M17，其源極連接到地；其柵極與外部提供的電壓偏置信號VBIAS4相連； [0095]第九NMOS管M16與第十NMOS管M17連接，共同為第八反相器X12的輸入端提供合適的工作電壓。
[0096]二輸入與非門X10,其第一輸入端與信號TMO~TM15相連；其第二輸入端與使能信號EN2相連；其輸出端與第七反相器Xll的輸入端相連；
[0097]熔絲X13，其另一端與所在芯片的電源電壓VIN相連；
[0098]電阻R2，其另一端連接到地；
[0099]第八反相器X12，其輸出端輸出一位二進(jìn)制編碼信號。
[0100]參照圖6，當(dāng)芯片進(jìn)入調(diào)節(jié)修正模式時，二輸入與非門XlO的第二輸入端信號EN2變?yōu)楦唠娖剑?dāng)信號TMO~TM15中的任意一個變?yōu)楦唠娖綍r，二輸入與非門XlO的第一輸入端將變?yōu)楦唠娖剑瑥亩沟诎薔MOS管M15導(dǎo)通。此時由電流偏置單元輸出的偏置電流IBIAS2流經(jīng)熔絲X13，使該熔絲被熔斷，從而將c點(diǎn)電壓變?yōu)榈碗娖剑沟诎朔聪嗥鱔12的輸出信號變?yōu)楦唠娖剑摳唠娖叫盘栠B接至外部的帶隙電壓基準(zhǔn)和電流基準(zhǔn)進(jìn)行調(diào)節(jié)修正。
[0101]參照圖7，本發(fā)明的電流偏置單元5，包括三個NMOS管、三個電阻和兩個反相器，gp第^^一 NMOS管M18、第十二 NMOS管M19、第十三NMOS管M20，第二電阻R3、第三電阻R4、第四電阻R5，第九反相器X14、第十反相器X15，其中:
[0102]第^^一 NMOS管M18與第十二 NMOS管M19連接，形成第三電流鏡；
[0103]第十一 NMOS管M18，作為第三電流鏡的輸入端，其源級連接第三電阻R4的一端；其柵極與自身漏極相連，并分別與第十二 NMOS管M19的柵極和第十三NMOS管M20的源極相連；
[0104]第十二 NMOS管M19，作為第三電流鏡的輸出端，其源極連接第四電阻R5的一端；其漏極輸出電流偏置信號IBIAS2 ；
[0105]第十三NMOS管M20，其漏極連接第二電阻R3的一端；其柵極與第十反相器X15的輸出相連；
[0106]第二電阻R3，其另一端與所在芯片的電源電壓VIN相連；
[0107]第三電阻R4，其另一端連接到地；
[0108]第四電阻R5，其另一端連接到地；
[0109]第九反相器X14,其輸入端與信號ENl相連；其輸出端與第十反相器X15的輸入相連。
[0110]參照圖7，當(dāng)?shù)诰欧聪嗥鱔14的輸入端信號ENl變?yōu)楦唠娖綍r，芯片進(jìn)入調(diào)節(jié)修正模式，使得第十三NMOS管M20導(dǎo)通，故第十一 NMOS管M18中有電流通過，經(jīng)過第三電流鏡的鏡像作用，由第十二 NMOS管M19輸出電流偏置信號IBIAS2，連接至調(diào)節(jié)修正單元4中。
[0111]本發(fā)明的工作原理如下:
[0112]當(dāng)在DC-DC的EN引腳端施加脈沖個數(shù)為η的方波時鐘信號CLK時，I≤η≤16，序列產(chǎn)生單元I可將信號CLK轉(zhuǎn)化為脈沖個數(shù)同樣為η的信號PULSE，然后計數(shù)器2對信號PULSE的脈沖個數(shù)進(jìn)行計數(shù)，得到四位二進(jìn)制編碼，并輸出至4-16譯碼器3中。4-16譯碼器3進(jìn)行譯碼操作，并輸出高電平使能信號，該高電平使能信號可使調(diào)節(jié)修正單元4中的熔絲模塊UO~U15開始工作，此時電流偏置單元5輸出的偏置電流IBIAS2流經(jīng)模塊UO~U15中的熔絲，使該熔絲被熔斷，繼而可在調(diào)節(jié)修正單元4的輸出端得到調(diào)節(jié)修正信號TRM，該信號TRIM輸出至外部的帶隙電壓基準(zhǔn)和電流基準(zhǔn)進(jìn)行指標(biāo)修正。
[0113]以上僅是本發(fā)明的一個最佳實(shí)例，不構(gòu)成對本發(fā)明的任何限制，顯然在本發(fā)明的構(gòu)思下，可以對其電路進(jìn)行不同的變更與改進(jìn)，但這些均在本發(fā)明的保護(hù)之列。
【權(quán)利要求】
1.一種用于DC-DC轉(zhuǎn)換器的調(diào)節(jié)修正信號產(chǎn)生電路，包括計數(shù)器(2)，4-16譯碼器(3)，電流偏置單元(5)，其特征在于:還包括序列產(chǎn)生單元(I)和調(diào)節(jié)修正單元(4)； 所述序列產(chǎn)生單元(I)，用于產(chǎn)生具有與芯片外加方波激勵相同周期的時鐘序列PULSE和使能信號ENl，該時鐘序列PULSE連接到計數(shù)器(2)，該使能信號ENl連接到電流偏置單元(5)； 所述計數(shù)器(2)，用于對序列產(chǎn)生單元(I)產(chǎn)生的方波信號進(jìn)行脈沖計數(shù)，并輸出四位二進(jìn)制編碼信號到4-16譯碼器(3)； 所述4-16譯碼器(3)，用于對計數(shù)器(2)輸出的四位二進(jìn)制編碼信號進(jìn)行譯碼，并將產(chǎn)生的譯碼信號TMO~TM15輸出至調(diào)節(jié)修正單元(4)，對其進(jìn)行使能； 所述調(diào)節(jié)修正單元(4)，用于產(chǎn)生調(diào)節(jié)修正信號TRM，輸出給外部要進(jìn)行修正的帶隙電壓基準(zhǔn)和電流基準(zhǔn)； 所述電流偏置單元(5)，用于為調(diào)節(jié)修正單元(4)提供電流偏置信號IBIAS2。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)修正信號產(chǎn)生電路，其特征在于序列產(chǎn)生單元(1)，包括.6 個 PMOS 管 Ml、M2、M3、M4、M5、M6，7 個 NMOS 管 M7、M8、M9、M10、Mil、M12、M13，6 個反相器Xl、X2、X3、X4、X5、X6，I個上升沿檢測電路(X7 )，I個RS觸發(fā)器(X8 )，I個D觸發(fā)器(X9 ); 第一 NMOS管M7、第二 NMOS管M8、第三NMOS管M9、第四NMOS管M10、第五NMOS管Mll依次連接，形成第一電流鏡； 第二 PMOS管M2與第三PMOS管M3連接，形成第二電流鏡；第一 NMOS管M7，作為第一電流鏡的輸入端，其漏極連接外部提供的偏置電流源IBIASl ;其源極連接到地；其柵極與自身漏極相連，且同時與第二 NMOS管M8的柵極相連；第二 NMOS管M8，作為第一電流鏡的第一輸出端，其漏極與第一 PMOS管Ml的漏極相連，并作為第一反相器Xl的輸入端；其源極連接到地；其柵極與第三NMOS管M9的柵極相連；第三NMOS管M9，作為第一電流鏡的第二輸出端，其漏極與第二 PMOS管M2的漏極相連；其源極連接到地；其柵極與第四NMOS管MlO的柵極相連； 第四NMOS管M10，作為第一電流鏡的第三輸出端，其漏極與第三PMOS管M3的漏極相連，并作為第三反相器X3的輸入端；其源極連接到地；其柵極與第五NMOS管Mll的柵極相連； 第五NMOS管Ml I，作為第一電流鏡的第四輸出端，其漏極與第六NMOS管M12的源極相連；其源極連接到地； 第六NMOS管M12，其漏極與第四PMOS管的漏極相連，并作為上升沿檢測電路(X7)的輸入端；其柵極與第五PMOS管的柵極相連； 第七NMOS管M13，其漏極與第六PMOS管M6的漏極相連，并作為第五反相器X5的輸入端；其源極連接到地；其柵極連接外部提供的電壓偏置信號VBIASl ； 第一 PMOS管Ml，其源極連接所在芯片的使能信號EN ;柵極連接所在芯片的電源電壓VIN ； 第二 PMOS管M2，作為第二電流鏡的輸入端，其源極連接所在芯片的電源電壓VIN ;其柵極與自身漏極相連，且同時與第三PMOS管M3的柵極相連； 第三PMOS管M3，作為第二電流鏡的輸出端，其源極分別與所在芯片的使能信號EN和第四PMOS管M4的柵極相連；第四PMOS管M4，其源極與所在芯片的電源電壓VIN相連，其漏極分別與第五PMOS管M5的漏極和上升沿檢測電路X7的輸入端相連；上升沿檢測電路X7的輸出端與第四反相器X4的輸入端相連；第四反相器X4的輸出端與RS觸發(fā)器X8的第一輸入端R相連；RS觸發(fā)器X8的第二輸入端S與第三反相器X3的輸出端相連；RS觸發(fā)器X8的第一輸出端Q與第五PMOS管M5的柵極相連，并輸出時鐘序列信號PULSE，RS觸發(fā)器X8的第二輸出端QB懸空； 第五PMOS管M5的源極連接所在芯片的電源電壓VIN ； 第六PMOS管M6，其源極連接所在芯片的反饋信號FB，其柵極連接所在芯片的電源電壓VIN ； 第一反相器XI，其輸出端與第二反相器X2的輸入端相連；第二反相器X2的輸出端與D觸發(fā)器X9的第一輸入端D相連； D觸發(fā)器X9,其第二輸入端CLK與第六反相器X6的輸出相連,其第一輸出端Q輸出使能控制信號ENl，第二輸出端QB懸空； 第六反相器X6的輸入與第五反相器X5的輸出端相連。
3.根據(jù)權(quán)利要求1所述的調(diào)節(jié)修正信號產(chǎn)生電路，其特征在于調(diào)節(jié)修正單元(4)，由16個結(jié)構(gòu)相同的模塊UO~U15組成,這些模塊UO~U15的輸入端分別與4-16譯碼器(3)輸出的16個信號TMO~TM15對應(yīng)相連；每個模塊輸出一位二進(jìn)制編碼信號，這16個模塊的輸出共同形成十六 位二進(jìn)制編碼信號TRIM。
4.根據(jù)權(quán)利要求3所述的調(diào)節(jié)修正信號產(chǎn)生電路，其特征在于每個模塊均包括一個二輸入與非門X10、一個FUSE熔絲X13、一個電阻R2，和一個PMOS管、三個NMOS管、兩個反相器，即第七PMOS管M14，第八NMOS管M15，第九NMOS管M16，第十NMOS管M17，第七反相器XI1、第八反相器X12 ； 第七PMOS管M14，其漏極與第九NMOS管M16的漏極相連，并作為第八反相器X12的輸入，其源極分別與第八NMOS管M15的漏極和熔絲X13的第一端相連，其柵極與外部提供的電壓偏置信號VBIAS2相連；第八反相器X12的輸出端輸出一位二進(jìn)制編碼信號；熔絲X13的第二端與所在芯片的電源電壓VIN相連； 第八NMOS管M15，其源極與外部提供的電流偏置信號IBIAS2相連；柵極分別與第七反相器Xll的輸出和第一電阻R2的一端相連；第一電阻R2的另一端連接到地；第七反相器Xll的輸入端與二輸入與非門XlO的輸出端相連；二輸入與非門XlO的第一輸入端與信號TMO~TM15相連；二輸入與非門XlO的第二輸入端與使能信號EN2相連； 第九NMOS管M16，其源極與第十NMOS管M17的漏極相連，其柵極與外部提供的電壓偏置信號VBIAS3相連； 第十NMOS管M17，其源極連接到地，其柵極與外部提供的電壓偏置信號VBIAS4相連； 第九NMOS管M16與第十NMOS管M17連接，共同為第八反相器X12的輸入端提供合適的工作電壓。
5.根據(jù)權(quán)利要求1所述的調(diào)節(jié)修正信號產(chǎn)生電路，其特征在于電流偏置單元(5)，包括三個NMOS管、三個電阻和兩個反相器，即第十一 NMOS管M18、第十二 NMOS管M19、第十三NMOS管M20，第二電阻R3、第三電阻R4、第四電阻R5，第九反相器X14、第十反相器X15 ； 第十一 NMOS管M18與第十二 NMOS管M19連接，形成第三電流鏡，該第十一 NMOS管M18，作為第三電流鏡的輸入端，其源極連接第三電阻R4的一端；第三電阻R4的另一端連接到地；該第十一 NMOS管M18的柵極與自身漏極相連，并分別與第十二 NMOS管M19的柵極和第十三NMOS管M20的源極相連； 第十二 NMOS管M19，作為第三電流鏡的輸出端，其源極與第四電阻R5連接，其漏極輸出電流偏置信號IBIAS2 ； 第十三NMOS管M20，其漏極連接第二電阻R3的一端，其柵極與第十反相器X15的輸出相連；第十反相器X15的輸入與第九反相器X14的輸出相連；第九反相器X14的輸入端連接信號ENl，第二電阻R3 的另一端與所在芯片的電源電壓VIN相連。
【文檔編號】G01R1/28GK103760392SQ201410029320
【公開日】2014年4月30日 申請日期:2014年1月22日 優(yōu)先權(quán)日:2014年1月22日
【發(fā)明者】來新泉, 趙鵬沖, 李佳佳, 邵麗麗 申請人:西安電子科技大學(xué)