国产自产21区,亚洲97,免费毛片网,国产啪视频,青青青国产在线观看,国产毛片一区二区三区精品

晶體管測(cè)試電路以及測(cè)試方法
【專利摘要】公開(kāi)了一種晶體管測(cè)試電路以及相應(yīng)的測(cè)試方法。該晶體管測(cè)試電路用于測(cè)試一組晶體管，其中該組晶體管包括至少兩個(gè)晶體管，所述晶體管測(cè)試電路包括：第一電源電壓端，連接到各個(gè)晶體管的第一極；第一控制信號(hào)端，連接到各個(gè)晶體管的控制極；以及一組測(cè)試端子，包括至少兩個(gè)測(cè)試端子，其中，各個(gè)測(cè)試端子分別連接到各個(gè)晶體管的第二極。根據(jù)本發(fā)明公開(kāi)的晶體管測(cè)試電路，可以同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性。此外，還可以分別測(cè)試各個(gè)晶體管的電流特性，避免了對(duì)多個(gè)晶體管逐一測(cè)試偏置電壓特性，從而減少了等待時(shí)間，提高了測(cè)試效率。
【專利說(shuō)明】晶體管測(cè)試電路以及測(cè)試方法

【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及晶體管測(cè)試領(lǐng)域，具體涉及一種晶體管測(cè)試電路以及相應(yīng)的測(cè)試方法。

【背景技術(shù)】
[0002]作為電子領(lǐng)域常用的器件，各種晶體管的應(yīng)用十分廣泛。作為電子工業(yè)批量生產(chǎn)的產(chǎn)品，諸如目前在液晶顯示領(lǐng)域大量使用的各種薄膜晶體管TFT、金屬氧化物半導(dǎo)體MOS晶體管等等，通常需要對(duì)其各種電特性進(jìn)行測(cè)試，以保證在被應(yīng)用于電子設(shè)備中時(shí)，其具有所要求的性能和可靠的質(zhì)量。目前，在對(duì)晶體管進(jìn)行測(cè)試時(shí)，通常是先對(duì)單個(gè)晶體管逐一進(jìn)行偏置電壓特性測(cè)試，然后進(jìn)行電流測(cè)試。以MOS晶體管為例，由于一般要求在各種偏置條件下，諸如固定MOS晶體管某一電極的電壓，而改變其它兩極的電壓，來(lái)測(cè)試其偏置情況，由于每個(gè)MOS晶體管的測(cè)試需要的時(shí)間比較長(zhǎng)，加之要測(cè)試的晶體管很多，使得測(cè)試效率很低，大大降低了后續(xù)生產(chǎn)流程的效率。圖1示出了一種已知的晶體管測(cè)試連接電路，其中，以NMOS晶體管為例，將該NMOS晶體管的漏極連接到電源電壓Vd，將其柵極連接到柵線控制信號(hào)Vg，而將其源極連接到測(cè)試端，根據(jù)測(cè)試需要，改變施加到相應(yīng)電極的電壓，從而測(cè)試其偏置情況。由于一次只能對(duì)一個(gè)晶體管進(jìn)行偏置情況的測(cè)試，導(dǎo)致測(cè)試效率很低。類似地，在對(duì)晶體管進(jìn)行偏置電壓特性測(cè)試時(shí)，一般也是對(duì)各個(gè)晶體管分別進(jìn)行測(cè)試，以NMOS晶體管為例，將NMOS晶體管的漏極連接到電源電壓Vd，將其柵極連接到柵線控制信號(hào)Vg，而將其源極浮空，根據(jù)測(cè)試需要，改變施加到相應(yīng)電極的電壓，從而測(cè)試其在源極浮空狀態(tài)下的偏置電壓情況。由于一次只能對(duì)一個(gè)晶體管進(jìn)行偏置電壓情況的測(cè)試，導(dǎo)致測(cè)試效率很低。


【發(fā)明內(nèi)容】

[0003]針對(duì)以上問(wèn)題，本公開(kāi)提出了一種晶體管測(cè)試電路以及測(cè)試方法，可以同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性。
[0004]具體地，根據(jù)本公開(kāi)的一個(gè)方面，提出了一種用于晶體管測(cè)試電路，用于測(cè)試一組晶體管，其中該組晶體管包括至少兩個(gè)晶體管，所述晶體管測(cè)試電路包括:第一電源電壓端，連接到各個(gè)晶體管的第一極；第一控制信號(hào)端，連接到各個(gè)晶體管的控制極；以及一組測(cè)試端子，包括至少兩個(gè)測(cè)試端子，其中，各個(gè)測(cè)試端子分別連接到各個(gè)晶體管的第二極。
[0005]可選地，在上述晶體管測(cè)試電路中，在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)，第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓；第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)；各個(gè)測(cè)試端子被配置為浮空狀態(tài)。
[0006]可選地，在上述晶體管測(cè)試電路中，在分別測(cè)試各個(gè)晶體管的電流特性時(shí)，第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓；第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)；被測(cè)試的晶體管對(duì)應(yīng)連接的測(cè)試端子被配置為接入測(cè)試電壓，其它測(cè)試端子被配置為浮空狀態(tài)。
[0007]此外，根據(jù)本公開(kāi)提出的另一種方案，通過(guò)對(duì)包括多個(gè)被測(cè)試晶體管的晶體管組和選擇開(kāi)關(guān)單元的有序控制，可以實(shí)現(xiàn)給多個(gè)被測(cè)試晶體管同時(shí)加偏置電壓，而在偏置電壓作用完成后，再分別測(cè)試各個(gè)晶體管的電流特性，避免了對(duì)多個(gè)被測(cè)試晶體管逐一加載偏置電壓所造成的耗時(shí)長(zhǎng)的缺點(diǎn)，從而提高了測(cè)試效率。
[0008]具體地，上述晶體管測(cè)試電路還可以包括:選擇開(kāi)關(guān)單元，所述選擇開(kāi)關(guān)單元包括至少兩個(gè)選擇開(kāi)關(guān)；第二電源電壓端，連接到各個(gè)選擇開(kāi)關(guān)的第一端；第二控制信號(hào)端，連接到各個(gè)選擇開(kāi)關(guān)的控制端；其中，各個(gè)選擇開(kāi)關(guān)的第二端分別連接各個(gè)測(cè)試端子。
[0009]可選地，在上述晶體管測(cè)試電路中，各個(gè)選擇開(kāi)關(guān)為開(kāi)關(guān)晶體管，各個(gè)選擇開(kāi)關(guān)的控制端為開(kāi)關(guān)晶體管的柵極，其第一端為開(kāi)關(guān)晶體管的源極或漏極中的一個(gè)，其第二端為開(kāi)關(guān)晶體管的源極或漏極中的另一個(gè)。
[0010]可選地，在上述晶體管測(cè)試電路中，在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)，第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓；第二電源電壓端被配置向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓；第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)；第二控制信號(hào)端被配置為向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，開(kāi)啟各個(gè)選擇開(kāi)關(guān)，從而將各個(gè)晶體管的第二極連接到第二電源電壓端；以及各個(gè)測(cè)試端子被配置為浮空狀態(tài)。
[0011]可選地，在上述晶體管測(cè)試電路中，在對(duì)各個(gè)晶體管進(jìn)行正向偏置測(cè)試時(shí)所施加的第一控制信號(hào)與對(duì)各個(gè)晶體管進(jìn)行反向偏置測(cè)試時(shí)所施加的第一控制信號(hào)的電平相反。
[0012]可選地，在上述晶體管測(cè)試電路中，在分別測(cè)試晶體管的電流特性時(shí)，第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓；第二電源電壓端被配置為向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓；第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)；第二控制信號(hào)端被配置為向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，關(guān)斷所連接的各個(gè)選擇開(kāi)關(guān)，從而斷開(kāi)各個(gè)晶體管的第二極與第二電源電壓端的連接；以及與被測(cè)試晶體管連接的測(cè)試端子被配置為提供測(cè)試電壓，其它測(cè)試端子被配置為浮空。
[0013]可選地，在上述晶體管測(cè)試電路中，第一電壓的電平和第二電壓的電平是不同的，并且第一電壓、測(cè)試電壓和/或第一控制信號(hào)被配置為根據(jù)測(cè)試需要隨時(shí)間改變其電平大小。
[0014]可選地，在上述晶體管測(cè)試電路中，第二電壓的電平和測(cè)試電壓的電平被配置為相同。
[0015]根據(jù)本公開(kāi)的另一方面，還提供了一種晶體管測(cè)試方法，用于測(cè)試一組晶體管，其中該組晶體管包括至少兩個(gè)晶體管，所述晶體管測(cè)試方法包括:將各個(gè)晶體管的第一極連接到第一電源電壓端；將各個(gè)晶體管的控制極連接到第一控制信號(hào)端；以及將各個(gè)晶體管的第二極分別連接到各個(gè)測(cè)試端子；其中通過(guò)第一電源電壓端向各個(gè)晶體管的第一極提供第一電壓；通過(guò)第一控制信號(hào)端向各個(gè)晶體管的控制極提供第一控制信號(hào)。
[0016]可選地，上述晶體管測(cè)試方法在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)，還可以包括:將各個(gè)測(cè)試端子配置為浮空狀態(tài)，并且根據(jù)測(cè)試需要，改變第一電壓和/或第一控制信號(hào)的電平。
[0017]可選地，上述晶體管測(cè)試方法在分別測(cè)試各個(gè)晶體管的電流特性時(shí)，還可以包括:將被測(cè)試的晶體管對(duì)應(yīng)連接的測(cè)試端子接入測(cè)試電壓，其它測(cè)試端子被配置為浮空狀態(tài)，并且根據(jù)測(cè)試需要，改變第一電壓、測(cè)試電壓和/或第一控制信號(hào)的電平。
[0018]根據(jù)本公開(kāi)的實(shí)施例，通過(guò)對(duì)包含多個(gè)被測(cè)試晶體管的一組晶體管有序控制，可以實(shí)現(xiàn)同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性，并且還可以分別測(cè)試各個(gè)晶體管的電流特性，避免了對(duì)多個(gè)晶體管逐一測(cè)試偏置電壓特性，從而減少了等待時(shí)間，提高了測(cè)試效率。
[0019]可選地，上述晶體管測(cè)試方法還包括:將各個(gè)晶體管的第二極分別通過(guò)選擇開(kāi)關(guān)單元連接到第二電源電壓端；其中，所述選擇開(kāi)關(guān)單元包括至少兩個(gè)選擇開(kāi)關(guān)；其中，將各個(gè)選擇開(kāi)關(guān)的第一端連接到所述第二電源電壓端；將各個(gè)選擇開(kāi)關(guān)的控制端連接到第二控制信號(hào)端；以及將各個(gè)選擇開(kāi)關(guān)的第二端分別連接到各個(gè)測(cè)試端子；其中，通過(guò)第二電源電壓端向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓；通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，導(dǎo)通或者關(guān)斷各個(gè)選擇開(kāi)關(guān)。
[0020]可選地，上述晶體管測(cè)試方法還可以包括:在同時(shí)測(cè)試各個(gè)晶體管的偏置時(shí)，通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，開(kāi)啟各個(gè)選擇開(kāi)關(guān)，從而將各個(gè)晶體管的第二極連接到第二電源電壓端；以及將各個(gè)測(cè)試端子配置為浮空狀態(tài)。
[0021]可選地，在上述晶體管測(cè)試方法中，在同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性時(shí)，根據(jù)測(cè)試需要，改變第一電壓、第一控制信號(hào)和/或第二電壓的電平大小。
[0022]可選地，在上述晶體管測(cè)試方法中，對(duì)各個(gè)晶體管進(jìn)行正向偏置測(cè)試時(shí)所施加的第一控制信號(hào)與對(duì)各個(gè)晶體管進(jìn)行反向偏置測(cè)試時(shí)所施加的第一控制信號(hào)的電平相反。
[0023]可選地，在上述晶體管測(cè)試方法中，在分別測(cè)試晶體管的電流特性時(shí)，通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，關(guān)斷所連接的各個(gè)選擇開(kāi)關(guān)，從而斷開(kāi)各個(gè)晶體管的第二極與第二電源電壓端的連接；以及向與被測(cè)試晶體管連接的測(cè)試端子提供測(cè)試電壓，并且將其它測(cè)試端子配置為浮空。
[0024]可選地，在上述晶體管測(cè)試方法中，在分別測(cè)試晶體管的電流特性時(shí)，其根據(jù)測(cè)試需要，改變第一電壓、測(cè)試電壓和/或第一控制信號(hào)的電平。
[0025]此外，根據(jù)本公開(kāi)的實(shí)施例，通過(guò)對(duì)包含多個(gè)被測(cè)試晶體管的一組晶體管和選擇開(kāi)關(guān)單元的有序控制，可以實(shí)現(xiàn)向多個(gè)晶體管同時(shí)施加偏置電壓，在偏置電壓作用完成后，可以分別測(cè)試各個(gè)晶體管的電流特性，避免了向被測(cè)試的多個(gè)晶體管逐一施加偏置電壓，從而減少了等待時(shí)間，提聞了測(cè)試效率。

【專利附圖】

【附圖說(shuō)明】
[0026]為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅涉及本發(fā)明的一些實(shí)施例，而非對(duì)本發(fā)明的限制。
[0027]圖1示出了一種已知的晶體管測(cè)試電路的連接結(jié)構(gòu)；
[0028]圖2是根據(jù)本發(fā)明一實(shí)施例的一種晶體管測(cè)試電路的框圖；
[0029]圖3是根據(jù)本發(fā)明一實(shí)施例的對(duì)應(yīng)于圖2的晶體管測(cè)試電路的連接結(jié)構(gòu)圖；
[0030]圖4是根據(jù)本發(fā)明一實(shí)施例的另一種晶體管測(cè)試電路的框圖；
[0031]圖5是根據(jù)本發(fā)明一實(shí)施例的對(duì)應(yīng)于圖4的晶體管測(cè)試電路的示意性連接結(jié)構(gòu)圖；
[0032]圖6是根據(jù)本發(fā)明一實(shí)施例的對(duì)應(yīng)于圖5的晶體管測(cè)試電路的連接結(jié)構(gòu)圖；
[0033]圖7是根據(jù)本發(fā)明一實(shí)施例的又一種晶體管測(cè)試電路的連接結(jié)構(gòu)圖；
[0034]圖8是根據(jù)本發(fā)明一實(shí)施例的一種晶體管測(cè)試方法的流程圖；以及
[0035]圖9是根據(jù)本發(fā)明一實(shí)施例的另一種晶體管測(cè)試方法的流程圖；

【具體實(shí)施方式】
[0036]下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，也屬于本發(fā)明保護(hù)的范圍。
[0037]圖2示出了根據(jù)本發(fā)明一實(shí)施例的一種晶體管測(cè)試電路的框圖，其中包括多個(gè)被測(cè)試晶體管的一組晶體管被連接在第一電源電壓端PV1、第一控制信號(hào)端CTR1，以及測(cè)試端子組TP之間。
[0038]相應(yīng)地，圖3示出了根據(jù)本發(fā)明一實(shí)施例的對(duì)應(yīng)于圖2的晶體管測(cè)試電路的具體連接結(jié)構(gòu)。如圖3所示，該組晶體管組包括多個(gè)被測(cè)試的晶體管Ml，M2，M3...，測(cè)試端子組TP包括多個(gè)測(cè)試端子TP1，TP2，TP3…，以NMOS晶體管為例，晶體管Ml，M2，M3…，的漏極均連接到第一電源電壓端PVl，其源極分別連接到多個(gè)測(cè)試端子TPl，TP2，TP3...，其柵極均連接到第一控制信號(hào)端CTRl，其中第一電源電壓端接入電源電壓Vl，第一控制信號(hào)端CTRl接入第一控制信號(hào)Vg。
[0039]當(dāng)同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性時(shí)，將被測(cè)試的晶體管所連接的測(cè)試端子均浮空，電源電壓Vl可以為高電平，并可以根據(jù)測(cè)試需要變化，第一控制信號(hào)Vg可以為高電平，并可以根據(jù)測(cè)試需要變化，由于被測(cè)試晶體管源極浮空，可以獲得這種情況下晶體管的偏置電壓情況。
[0040]當(dāng)分別測(cè)試晶體管的電流特性時(shí)，將被測(cè)試的晶體管(例如，晶體管M3)所連接的測(cè)試端子(例如，TP3)連接測(cè)試電壓(例如，地電平)，其它晶體管對(duì)應(yīng)連接的測(cè)試端子浮空，電源電壓Vl為高電平，并可以根據(jù)測(cè)試需要變化，第一控制信號(hào)Vg為高電平，并可以根據(jù)測(cè)試需要變化，通過(guò)探針測(cè)試流過(guò)被測(cè)試晶體管(例如，M3)的電流，從而得到被測(cè)試晶體管的電流與相應(yīng)的漏極，源極和/或柵極電壓的關(guān)系，獲得相應(yīng)的電流特性。
[0041]當(dāng)然，在測(cè)試晶體管的電流特性時(shí)，也可以將被測(cè)試晶體管對(duì)應(yīng)的測(cè)試端子接測(cè)試電壓(例如，高電平)，電源電壓Vl為接地電平，第一控制信號(hào)Vg為高電平，并可以根據(jù)測(cè)試需要變化，通過(guò)探針測(cè)試流過(guò)被測(cè)試晶體管的電流，從而得到被測(cè)試晶體管的電流與相應(yīng)的漏極，源極和/或柵極電壓的關(guān)系，獲得相應(yīng)的電流特性。
[0042]圖4圖示了根據(jù)本發(fā)明一實(shí)施例的另一種晶體管測(cè)試電路的框圖，與圖2圖示的晶體管測(cè)試電路的框圖相比，主要區(qū)別在于增加了選擇開(kāi)關(guān)單元以及相應(yīng)的第二控制信號(hào)端CTR2和第二電源電壓端PV2。
[0043]具體地，如圖5所示，選擇開(kāi)關(guān)單元包括多個(gè)選擇開(kāi)關(guān)SI，S2, S3,…，各個(gè)選擇開(kāi)關(guān)的第一端連接到第二電源電壓端PV2，各個(gè)選擇開(kāi)關(guān)的第二端分別連接到各個(gè)測(cè)試端子，各個(gè)選擇開(kāi)關(guān)的控制端連接到第二控制信號(hào)端CTR2。
[0044]以開(kāi)關(guān)晶體管作為上述選擇開(kāi)關(guān)為例，來(lái)進(jìn)一步詳細(xì)說(shuō)明根據(jù)本實(shí)施例的晶體管測(cè)試電路的工作原理。如圖6所示，選擇開(kāi)關(guān)單元包括多個(gè)開(kāi)關(guān)晶體管TS1，TS2，TS3，...，以NMOS開(kāi)關(guān)晶體管為例，各個(gè)開(kāi)關(guān)晶體管的漏極分別連接到各個(gè)測(cè)試端子，各個(gè)開(kāi)關(guān)晶體管的柵極連接到第二控制信號(hào)端CTR2，各個(gè)開(kāi)關(guān)晶體管的源極連接到第二電源電壓端PV2.
[0045]當(dāng)同時(shí)對(duì)多個(gè)測(cè)試晶體管加偏置電壓時(shí)，第一電源電壓端PVl接地電平(OV)，第二電源電壓端PV2可以浮空或接高電平，根據(jù)測(cè)試需要設(shè)定；開(kāi)啟選擇開(kāi)關(guān)單元，具體地，將高電平信號(hào)接入第二控制信號(hào)端CTR2，使得各個(gè)開(kāi)關(guān)晶體管都導(dǎo)通，將第一控制信號(hào)Vg接入第一控制信號(hào)端CTR1，并且可以根據(jù)測(cè)試需要設(shè)定。例如，如果需要測(cè)試正向偏置，則Vg>0，反之，如果需要測(cè)試負(fù)向偏置，則Vg〈0 ;此時(shí)，所有的測(cè)試端子全部浮空，即不向測(cè)試端子輸入測(cè)試電壓；
[0046]當(dāng)然，在對(duì)測(cè)試晶體管施加偏置電壓時(shí)，也可以互換第一電源電壓端PVl和第二電源電壓端PV2接入的電平，其它信號(hào)連接關(guān)系可以保持不變。由于第一電源電壓端PVl和第二電源電壓端PV2接入的電平不同，在進(jìn)行偏置電壓特性測(cè)試時(shí)，要考慮晶體管的分壓效應(yīng)，即測(cè)試晶體管和相應(yīng)的開(kāi)關(guān)晶體管的分壓效應(yīng)。
[0047]當(dāng)分別測(cè)試晶體管的電流特性時(shí)，第一電源電壓端PVl接高電平，并可以根據(jù)需要變化；第二電源電壓端PV2可以浮空、接高電平或者地電平；關(guān)閉選擇開(kāi)關(guān)單元，具體地，將低電平信號(hào)接入第二控制信號(hào)端CTR2，使得各個(gè)開(kāi)關(guān)晶體管都關(guān)斷；將第一控制信號(hào)Vg接入第一控制信號(hào)端CTR1，并且可以根據(jù)測(cè)試需要變化；將需要測(cè)試其電流特性的晶體管對(duì)應(yīng)連接的測(cè)試端子連接測(cè)試電壓(例如地電平)，并通過(guò)探針測(cè)試該晶體管的電流，其他晶體管對(duì)應(yīng)連接的測(cè)試端子浮空。可選地，第二電源電壓端PV2接入的電平與測(cè)試端子連接的測(cè)試電壓相同，以減少漏電流的影響。
[0048]當(dāng)然，在分別測(cè)試晶體管的電流特性時(shí)，第一電源電壓端PVl也可以接地電平，此時(shí)，需要被測(cè)試的晶體管對(duì)應(yīng)連接的測(cè)試端子連接測(cè)試電壓(例如高電平)，并根據(jù)測(cè)試需要變化，測(cè)試并記錄被測(cè)試晶體管的電流。
[0049]在以上描述中，以NMOS晶體管為例，詳細(xì)說(shuō)明了根據(jù)本發(fā)明實(shí)施例的晶體管測(cè)試電路及其工作原理。實(shí)際上，還可以PMOS晶體管來(lái)取代上述NMOS晶體管來(lái)實(shí)現(xiàn)本發(fā)明實(shí)施例的晶體管測(cè)試電路。例如，圖7示出了一種根據(jù)本發(fā)明實(shí)施例的應(yīng)用PMOS晶體管實(shí)現(xiàn)的晶體管測(cè)試電路，其工作原理與采用NMOS晶體管實(shí)現(xiàn)的晶體管測(cè)試電路類似，只是相應(yīng)晶體管的導(dǎo)通和關(guān)閉電平與之相反，具體工作原理不再重復(fù)。
[0050]另外，盡管在本發(fā)明實(shí)施例中，如圖6和7所示，開(kāi)關(guān)晶體管和被測(cè)試晶體管的類型相同，例如，均為NMOS晶體管或者均為PMOS晶體管，但實(shí)際上，根據(jù)需要，開(kāi)關(guān)晶體管和被測(cè)試晶體管的類型也可以不同。
[0051]根據(jù)本發(fā)明的一實(shí)施例，還提出了一種用于測(cè)試晶體管的方法，以NMOS晶體管作為測(cè)試晶體管，如圖8所示，包括以下步驟:將各個(gè)晶體管的漏極連接到第一電源電壓端PV1，將各個(gè)晶體管的柵極連接到第一控制信號(hào)端CTR1，以及將各個(gè)晶體管的源極分別連接到各個(gè)測(cè)試端子TP ；向第一電源電壓端PVl施加第一電壓VI,向第一控制信號(hào)端CTRl施加第一控制信號(hào)Vg。
[0052]根據(jù)本發(fā)明的一實(shí)施例，在同時(shí)測(cè)試晶體管的偏置電壓特性時(shí)，上述方法具體包括:通過(guò)第一電源電壓端PVl向各個(gè)晶體管的漏極提供第一電壓；通過(guò)第一控制信號(hào)端CTRl向各個(gè)晶體管的柵極提供控制信號(hào)；以及將各個(gè)測(cè)試端子配置為浮空狀態(tài)；其中，根據(jù)需要改變第一電壓和控制信號(hào)的電平大小，以測(cè)試晶體管在源極浮空狀態(tài)下，在不同的漏極和/或柵極電平下的偏置電壓情況。
[0053]具體地，如上所述，在同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性時(shí)，將被測(cè)試的晶體管所連接的測(cè)試端子均浮空，第一電壓Vl可以為高電平，并可以根據(jù)測(cè)試需要變化，第一控制信號(hào)Vg可以為高電平，并可以根據(jù)測(cè)試需要變化，由于被測(cè)試晶體管源極浮空，可以獲得這種情況下晶體管的偏置電壓情況。
[0054]根據(jù)本發(fā)明的一實(shí)施例，在分別測(cè)試晶體管的電流特性時(shí)，上述方法具體包括:通過(guò)第一電源電壓端PVl向各個(gè)晶體管的漏極提供第一電壓；通過(guò)第一控制信號(hào)端CTRl向各個(gè)晶體管的柵極提供第一控制信號(hào)以開(kāi)啟被測(cè)試晶體管；以及向被測(cè)試晶體管對(duì)應(yīng)連接的測(cè)試端子提供測(cè)試電壓，并且將其它晶體管對(duì)應(yīng)連接的測(cè)試端子配置為浮空狀態(tài)；其中，根據(jù)需要改變第一電壓、測(cè)試電壓和/或控制信號(hào)的電平大小，測(cè)試流過(guò)被測(cè)試晶體管的電流，從而得到被測(cè)試晶體管的電流與相應(yīng)的漏極，源極和/或柵極電壓的關(guān)系，獲得相應(yīng)的電流特性。
[0055]根據(jù)本發(fā)明的一實(shí)施例，在分別測(cè)試晶體管的電流特性時(shí)，將被測(cè)試的晶體管(例如，晶體管M3)所連接的測(cè)試端子(例如，TP3)接入地電平，其它晶體管對(duì)應(yīng)連接的測(cè)試端子浮空，第一電壓Vl為高電平，并可以根據(jù)測(cè)試需要變化，第一控制信號(hào)Vg為高電平號(hào)以開(kāi)啟被測(cè)試晶體管，并可以根據(jù)測(cè)試需要變化，通過(guò)探針測(cè)試流過(guò)被測(cè)試晶體管的電流，從而得到被測(cè)試晶體管的電流與相應(yīng)的漏極，源極和/或柵極電壓的關(guān)系，獲得相應(yīng)的電流特性。
[0056]當(dāng)然，在測(cè)試晶體管的電流特性時(shí)，也可以將被測(cè)試晶體管對(duì)應(yīng)的測(cè)試端子接高電平，第一電壓Vl為接地電平，第一控制信號(hào)Vg為高電平以開(kāi)啟被測(cè)試晶體管，并可以根據(jù)測(cè)試需要變化，通過(guò)探針測(cè)試流過(guò)被測(cè)試晶體管的電流，從而得到被測(cè)試晶體管的電流與相應(yīng)的漏極，源極和/或柵極電壓的關(guān)系，獲得相應(yīng)的電流特性。
[0057]如上所述，根據(jù)本發(fā)明該實(shí)施例，通過(guò)對(duì)包含多個(gè)被測(cè)試晶體管的一組晶體管有序控制，可以實(shí)現(xiàn)同時(shí)測(cè)試多個(gè)晶體管的偏置電壓特性，并且還可以分別測(cè)試各個(gè)晶體管的電流特性，避免了對(duì)多個(gè)晶體管逐一測(cè)試偏置電壓特性，從而減少了等待時(shí)間，提高了測(cè)試效率。
[0058]根據(jù)本發(fā)明的一實(shí)施例，還提出了一種用于測(cè)試晶體管的方法。具體地，以NMOS晶體管為例，如圖9所示，該方法包括:將各個(gè)晶體管的漏極連接到第一電源電壓端，將各個(gè)晶體管的柵極連接到第一控制信號(hào)端；以及將各個(gè)晶體管的源極分別連接到各個(gè)測(cè)試端子；將各個(gè)測(cè)試端子分別通過(guò)選擇開(kāi)關(guān)單元連接到第二電源電壓端；其中，所述選擇開(kāi)關(guān)單元包括多個(gè)選擇開(kāi)關(guān)；其中，將各個(gè)選擇開(kāi)關(guān)的第一端連接到所述第二電源電壓端；將各個(gè)選擇開(kāi)關(guān)的控制端連接到第二控制信號(hào)端；以及將各個(gè)選擇開(kāi)關(guān)的第二端分別連接到各個(gè)測(cè)試端子；其中，向第一電源電壓端PVl施加第一電壓VI,向第一控制信號(hào)端CTRl施加第一控制信號(hào)Vg，向被測(cè)試的晶體管所連接的測(cè)試端子施加測(cè)試電壓或者將其浮空；向第二控制信號(hào)端施加第二控制信號(hào)，向第二電源電壓端提供第二電壓或者將其浮空。
[0059]可選地，上述各個(gè)選擇開(kāi)關(guān)為開(kāi)關(guān)晶體管，其中各個(gè)選擇開(kāi)關(guān)的第一端為開(kāi)關(guān)晶體管的源極，選擇開(kāi)關(guān)的第二端為開(kāi)關(guān)晶體管的漏極，選擇開(kāi)關(guān)的控制端為開(kāi)關(guān)晶體管的柵極。
[0060]由于這里采用的開(kāi)關(guān)晶體管的源極、漏極是對(duì)稱的，所以其源極、漏極是可以互換的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為源極，另一極稱為漏極。若選取源極作為信號(hào)輸入端、則漏極作為信號(hào)輸出端，反之亦然。
[0061]根據(jù)本發(fā)明的一實(shí)施例，在同時(shí)測(cè)試晶體管的偏置電壓特性時(shí)，上述方法具體包括:通過(guò)第一電源電壓端向各個(gè)晶體管的漏極提供第一電壓，通過(guò)第一控制信號(hào)端向各個(gè)晶體管的柵極提供第一控制信號(hào)，并且可以根據(jù)測(cè)試需要改變第一控制信號(hào)的大小，將各個(gè)測(cè)試端子配置為浮空狀態(tài)，即，不向測(cè)試端子輸入測(cè)試電壓；通過(guò)第二控制信號(hào)端向所連接的各個(gè)開(kāi)關(guān)晶體管的柵極提供第二控制信號(hào)，開(kāi)啟各個(gè)開(kāi)關(guān)晶體管，從而將各個(gè)晶體管的源極連接到第二電源電壓端，通過(guò)第二電源電壓端向各個(gè)開(kāi)關(guān)晶體管的源極提供第二電壓或者將其浮空，由此可以獲得向被測(cè)試晶體管施加偏置電壓時(shí)，其漏極、源極，和/或柵極電壓與相應(yīng)電流的關(guān)系特性。
[0062]可選地，根據(jù)上述測(cè)試方法，在對(duì)晶體管進(jìn)行正向偏置測(cè)試時(shí)所施加的第一控制信號(hào)與對(duì)晶體管進(jìn)行反向偏置測(cè)試時(shí)所施加的第一控制信號(hào)的電平相反。
[0063]具體地，如上所述，當(dāng)同時(shí)對(duì)多個(gè)測(cè)試晶體管加偏置電壓時(shí)，第一電源電壓端PVl接地電平(0V)，第二電源電壓端PV2可以浮空或接高電平，根據(jù)測(cè)試需要設(shè)定；開(kāi)啟選擇開(kāi)關(guān)單元，具體地，將高電平的第二控制信號(hào)接入第二控制信號(hào)端CTR2，使得各個(gè)開(kāi)關(guān)晶體管都導(dǎo)通，將第一控制信號(hào)Vg接入第一控制信號(hào)端CTR1，并且可以根據(jù)測(cè)試需要設(shè)定。例如，如果需要測(cè)試正向偏置，則Vg>0，反之，如果需要測(cè)試負(fù)向偏置，則Vg〈0 ;此時(shí)，所有的測(cè)試端子全部浮空；
[0064]當(dāng)然，在對(duì)測(cè)試晶體管施加偏置電壓時(shí)，也可以互換第一電源電壓端PVl和第二電源電壓端PV2接入的電平，其它信號(hào)連接關(guān)系可以保持不變。由于第一電源電壓端PVl和第二電源電壓端PV2接入的電平不同，在進(jìn)行偏置電壓特性測(cè)試時(shí)，要考慮晶體管的分壓效應(yīng)，即測(cè)試晶體管和相應(yīng)的開(kāi)關(guān)晶體管的分壓效應(yīng)。
[0065]根據(jù)本發(fā)明的一實(shí)施例，在分別測(cè)試晶體管的電流特性時(shí)，上述方法具體包括:通過(guò)第一電源電壓端向各個(gè)晶體管的漏極提供第一電壓，通過(guò)第一控制信號(hào)端向被測(cè)試晶體管的柵極施加第一控制信號(hào)，通過(guò)第二控制信號(hào)端向所連接的各個(gè)開(kāi)關(guān)晶體管的柵極施加第二控制信號(hào)，關(guān)斷所有的開(kāi)關(guān)晶體管，從而斷開(kāi)各個(gè)測(cè)試端子與第二電源電壓端的電連接，并且向與被測(cè)試電流特性的晶體管連接的測(cè)試端子提供測(cè)試電壓，并測(cè)試該晶體管的電流特性，而將其它測(cè)試端子配置為浮空。
[0066]具體地，當(dāng)需要分別測(cè)試晶體管的電流特性時(shí)，第一電源電壓端PVl接高電平，并可以根據(jù)需要變化；第二電源電壓端PV2可以浮空、接高電平或者地電平；關(guān)閉選擇開(kāi)關(guān)單元，具體地，將低電平的第二控制信號(hào)接入第二控制信號(hào)端CTR2，使得各個(gè)選擇開(kāi)關(guān)都關(guān)斷；將第一控制信號(hào)Vg接入第一控制信號(hào)端CTR1，并且可以根據(jù)測(cè)試需要變化；將被測(cè)試其電流特性的晶體管對(duì)應(yīng)連接的測(cè)試端子連接測(cè)試電壓(例如地電平)，并通過(guò)探針測(cè)試該晶體管的電流，其他晶體管對(duì)應(yīng)連接的測(cè)試端子浮空。可選地，第二電源電壓端PV2接入的電平與測(cè)試端子連接的測(cè)試電壓相同，以減少漏電流的影響。
[0067]當(dāng)然，在分別測(cè)試晶體管的電流特性時(shí)，第一電源電壓端PVl也可以接地電平，此時(shí)，被測(cè)試電流特性的晶體管對(duì)應(yīng)連接的測(cè)試端子連接測(cè)試電壓(例如高電平)，并根據(jù)測(cè)試需要變化，測(cè)試并記錄被測(cè)試晶體管的電流。
[0068]如上所述，根據(jù)本發(fā)明該實(shí)施例，通過(guò)對(duì)包含多個(gè)被測(cè)試晶體管的一組晶體管和選擇開(kāi)關(guān)單元的有序控制，可以實(shí)現(xiàn)向多個(gè)晶體管同時(shí)施加偏置電壓，在偏置電壓作用完成后，可以分別測(cè)試各個(gè)晶體管的電流特性，避免了向被測(cè)試的多個(gè)晶體管逐一施加偏置電壓，從而減少了等待時(shí)間，提高了測(cè)試效率。
[0069]以上對(duì)本發(fā)明實(shí)施例中提出的晶體管測(cè)試電路和測(cè)試方法進(jìn)行了詳細(xì)描述。然而，如本領(lǐng)域技術(shù)人員所理解的，上述測(cè)試電路的具體結(jié)構(gòu)和相應(yīng)測(cè)試方法的各步驟僅僅是為了說(shuō)明本發(fā)明實(shí)施例的工作原理，不應(yīng)將其視為是對(duì)本發(fā)明的限制，而根據(jù)相應(yīng)的要求和具體應(yīng)用場(chǎng)合，其中的一個(gè)或者多個(gè)部件和/或步驟也可以彼此組合或省略。
[0070]本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分流程，是可以通過(guò)計(jì)算機(jī)程序來(lái)指令相關(guān)的硬件來(lái)完成，所述的程序可存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，可包括如上述各方法的實(shí)施例的流程。其中，所述的存儲(chǔ)介質(zhì)可為磁盤、光盤、只讀存儲(chǔ)器(ROM)或隨機(jī)存取存儲(chǔ)器(RAM)等。
[0071]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明實(shí)施例公開(kāi)的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶體管測(cè)試電路，用于測(cè)試一組晶體管，其中，該組晶體管包括至少兩個(gè)晶體管，所述晶體管測(cè)試電路包括: 第一電源電壓端，連接到各個(gè)晶體管的第一極； 第一控制信號(hào)端，連接到各個(gè)晶體管的控制極；以及 一組測(cè)試端子，包括至少兩個(gè)測(cè)試端子，其中，各個(gè)測(cè)試端子分別連接到各個(gè)晶體管的第二極。
2.根據(jù)權(quán)利要求1所述的晶體管測(cè)試電路，還包括: 選擇開(kāi)關(guān)單元，所述選擇開(kāi)關(guān)單元包括至少兩個(gè)選擇開(kāi)關(guān)； 第二電源電壓端，連接到各個(gè)選擇開(kāi)關(guān)的第一端； 第二控制信號(hào)端，連接到各個(gè)選擇開(kāi)關(guān)的控制端； 其中，各個(gè)選擇開(kāi)關(guān)的第二端分別連接各個(gè)測(cè)試端子。
3.根據(jù)權(quán)利要求2所述晶體管測(cè)試電路，其中，所述各個(gè)選擇開(kāi)關(guān)為開(kāi)關(guān)晶體管，各個(gè)選擇開(kāi)關(guān)的控制端為開(kāi)關(guān)晶體管的柵極，其第一端為開(kāi)關(guān)晶體管的源極或漏極中的一個(gè)，其第二端為開(kāi)關(guān)晶體管的源極或漏極中的另一個(gè)。
4.根據(jù)權(quán)利要求1所述的晶體管測(cè)試電路，其中，在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)， 第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓； 第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)； 各個(gè)測(cè)試端子被配置為浮空狀態(tài)。
5.根據(jù)權(quán)利要求1所述的晶體管測(cè)試電路，其中，在分別測(cè)試各個(gè)晶體管的電流特性時(shí)， 第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓； 第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)； 被測(cè)試的晶體管對(duì)應(yīng)連接的測(cè)試端子被配置為接入測(cè)試電壓，其它測(cè)試端子被配置為浮空狀態(tài)。
6.根據(jù)權(quán)利要求2所述的晶體管測(cè)試電路，其中，在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)， 第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓； 第二電源電壓端被配置向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓； 第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)； 第二控制信號(hào)端被配置為向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，開(kāi)啟各個(gè)選擇開(kāi)關(guān)，從而將各個(gè)晶體管的第二極連接到第二電源電壓端；以及各個(gè)測(cè)試端子被配置為浮空狀態(tài)。
7.根據(jù)權(quán)利要求6所述的晶體管測(cè)試電路，其中，對(duì)各個(gè)晶體管進(jìn)行正向偏置測(cè)試時(shí)所施加的第一控制信號(hào)與對(duì)各個(gè)晶體管進(jìn)行反向偏置測(cè)試時(shí)所施加的第一控制信號(hào)的電平相反。
8.根據(jù)權(quán)利要求2所述的晶體管測(cè)試電路，其中，在分別測(cè)試晶體管的電流特性時(shí)， 第一電源電壓端被配置為向各個(gè)晶體管的第一極提供第一電壓； 第二電源電壓端被配置為向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓； 第一控制信號(hào)端被配置為向各個(gè)晶體管的控制極提供第一控制信號(hào)； 第二控制信號(hào)端被配置為向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，關(guān)斷所連接的各個(gè)選擇開(kāi)關(guān)，從而斷開(kāi)各個(gè)晶體管的第二極與第二電源電壓端的連接；以及 與被測(cè)試晶體管連接的測(cè)試端子被配置為提供測(cè)試電壓，其它測(cè)試端子被配置為浮空。
9.根據(jù)權(quán)利要求8所述的晶體管測(cè)試電路，其中，第一電壓的電平和第二電壓的電平是不同的，并且第一電壓、測(cè)試電壓和/或第一控制信號(hào)被配置為根據(jù)測(cè)試需要隨時(shí)間改變其電平大小。
10.根據(jù)權(quán)利要求8所述的晶體管測(cè)試電路，其中，第二電壓的電平和測(cè)試電壓的電平被配置為相同。
11.一種晶體管測(cè)試方法，用于測(cè)試一組晶體管，其中，該組晶體管包括至少兩個(gè)晶體管，所述晶體管測(cè)試方法包括: 將各個(gè)晶體管的第一極連接到第一電源電壓端； 將各個(gè)晶體管的控制極連接到第一控制信號(hào)端；以及 將各個(gè)晶體管的第二極分別連接到各個(gè)測(cè)試端子；其中 通過(guò)第一電源電壓端向各個(gè)晶體管的第一極提供第一電壓； 通過(guò)第一控制信號(hào)端向各個(gè)晶體管的控制極提供第一控制信號(hào)。
12.根據(jù)權(quán)利要求11所述的晶體管測(cè)試方法，其中，在同時(shí)測(cè)試各個(gè)晶體管的偏置電壓特性時(shí)，還包括: 將各個(gè)測(cè)試端子配置為浮空狀態(tài)，并且根據(jù)測(cè)試需要，改變第一電壓和/或第一控制信號(hào)的電平。
13.根據(jù)權(quán)利要求11所述的晶體管測(cè)試方法，其中，在分別測(cè)試各個(gè)晶體管的電流特性時(shí)， 將被測(cè)試的晶體管對(duì)應(yīng)連接的測(cè)試端子接入測(cè)試電壓，其它測(cè)試端子被配置為浮空狀態(tài)，并且根據(jù)測(cè)試需要，改變第一電壓、測(cè)試電壓和/或第一控制信號(hào)的電平。
14.根據(jù)權(quán)利要求11所述的晶體管測(cè)試方法，還包括: 將各個(gè)晶體管的第二極分別通過(guò)選擇開(kāi)關(guān)單元連接到第二電源電壓端；其中，所述選擇開(kāi)關(guān)單元包括至少兩個(gè)選擇開(kāi)關(guān)； 其中，將各個(gè)選擇開(kāi)關(guān)的第一端連接到所述第二電源電壓端； 將各個(gè)選擇開(kāi)關(guān)的控制端連接到第二控制信號(hào)端；以及 將各個(gè)選擇開(kāi)關(guān)的第二端分別連接到各個(gè)測(cè)試端子； 其中，通過(guò)第二電源電壓端向各個(gè)選擇開(kāi)關(guān)的第一端提供第二電壓或者不提供電壓；通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，導(dǎo)通或者關(guān)斷各個(gè)選擇開(kāi)關(guān)。
15.根據(jù)權(quán)利要求14所述的晶體管測(cè)試方法，還包括:在同時(shí)測(cè)試各個(gè)晶體管的偏置時(shí)， 通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，開(kāi)啟各個(gè)選擇開(kāi)關(guān)，從而將各個(gè)晶體管的第二極連接到第二電源電壓端；以及將各個(gè)測(cè)試端子配置為浮空狀態(tài)。
16.根據(jù)權(quán)利要求15所述的晶體管測(cè)試方法，其中，根據(jù)測(cè)試需要，改變第一電壓、第一控制信號(hào)和/或第二電壓的電平大小。
17.根據(jù)權(quán)利要求16所述的晶體管測(cè)試方法，其中，對(duì)各個(gè)晶體管進(jìn)行正向偏置測(cè)試時(shí)所施加的第一控制信號(hào)與對(duì)各個(gè)晶體管進(jìn)行反向偏置測(cè)試時(shí)所施加的第一控制信號(hào)的電平相反。
18.根據(jù)權(quán)利要求14所述的晶體管測(cè)試方法，其中，在分別測(cè)試晶體管的電流特性時(shí)， 通過(guò)第二控制信號(hào)端向所連接的各個(gè)選擇開(kāi)關(guān)提供第二控制信號(hào)，關(guān)斷所連接的各個(gè)選擇開(kāi)關(guān)，從而斷開(kāi)各個(gè)晶體管的第二極與第二電源電壓端的連接；以及 向與被測(cè)試晶體管連接的測(cè)試端子提供測(cè)試電壓，并且將其它測(cè)試端子配置為浮空。
19.根據(jù)權(quán)利要求18所述的晶體管測(cè)試方法，其中，根據(jù)測(cè)試需要，改變第一電壓、測(cè)試電壓和/或第一控制信號(hào)的電平。
【文檔編號(hào)】G01R31/26GK104267329SQ201410563203
【公開(kāi)日】2015年1月7日 申請(qǐng)日期:2014年10月21日 優(yōu)先權(quán)日:2014年10月21日
【發(fā)明者】商廣良, 林允植, 韓承佑 申請(qǐng)人:京東方科技集團(tuán)股份有限公司